基于時域多周期同步和頻域代數(shù)運(yùn)算的諧波檢測法

李安娜，黃家暉，熊杰鋒

(1.東南大學(xué)電氣工程學(xué)院，江蘇南京 211189；2.江蘇省電力公司電力科學(xué)研究院，江蘇南京 211103)

諧波和間諧波測量是諧波問題中的一個重要分支，也是分析治理諧波問題的出發(fā)點(diǎn)[1]和主要依據(jù)。諧波測量的主要作用[2]有：（1）鑒定實(shí)際電力系統(tǒng)和諧波源用戶的諧波水平是否符合標(biāo)準(zhǔn)的規(guī)定；（2）用于諧波源設(shè)備和其他電氣設(shè)備調(diào)試、投運(yùn)時的測量，以確保設(shè)備投運(yùn)后電力系統(tǒng)和設(shè)備的安全經(jīng)濟(jì)運(yùn)行；（3）諧波故障的診斷；（4）實(shí)時補(bǔ)償設(shè)備（有源電力濾波器（APF）等）補(bǔ)償?shù)囊罁?jù)等。

目前IEC 推薦的諧波檢測算法，其本質(zhì)為離散傅立葉變換（DFT）算法。考慮電網(wǎng)信號的波動性，該方法截取“一定時間寬度”的數(shù)據(jù)進(jìn)行分析，國際電工委員會（IEC）推薦采樣窗寬為200 ms，5 Hz的頻率分辨率[3，4]。由于IEC 算法精確計(jì)算的前提是盡量實(shí)現(xiàn)同步采樣，因而規(guī)定10 周波的最大同步偏差不得超過±0.03%，同時規(guī)定同步偏差超過該值時必須對時域采樣信號加Hanning 窗以消弱同步偏差對精度的影響。調(diào)整采樣策略減小同步偏差以實(shí)現(xiàn)采樣的盡可能同步，主要包括軟件同步和硬件同步法。其中軟件同步法有雙速率采樣[5]、優(yōu)化選擇采樣點(diǎn)數(shù)[6]2 種方法；硬件同步則通過增加鎖相環(huán)硬件電路對信號進(jìn)行實(shí)時頻率跟蹤，實(shí)時調(diào)整采樣頻率，實(shí)現(xiàn)同步采樣。因電網(wǎng)頻率總在波動，無論軟件還是硬件同步，在采用快速傅立葉算法進(jìn)行諧波計(jì)算時將引入非均勻采樣導(dǎo)致的誤差。鑒于此，提出一種電網(wǎng)諧波數(shù)字測量新方法：時域多周期同步采樣的頻域代數(shù)運(yùn)算法。該方法首先將多周期同步采樣理論應(yīng)用于現(xiàn)場可編程門陣列（FPGA）中，以實(shí)現(xiàn)每10個周波電網(wǎng)信號的實(shí)時跟蹤。在時鐘頻率為100 MHz時不僅保證同步偏差滿足IEC 標(biāo)準(zhǔn)，同時保證10 周波的采樣為均勻采樣，消除了非均勻采樣帶來的誤差。進(jìn)而對計(jì)算得到的頻譜信號進(jìn)行簡單的代數(shù)運(yùn)算，可達(dá)到加Hanning窗的精度。MATLAB 仿真驗(yàn)證了該算法的有效性。

1 時域多周期同步采樣的頻域代數(shù)運(yùn)算法

1.1 DFT 算法誤差來源

采用DFT 算法求取諧波參數(shù)往往存在偏差，主要取決于3個方面：

（1）信號混迭，DFT 計(jì)算的信號是有限帶寬信號，對于采樣信號需要外加前置低通濾波器，用于濾除不需要分析的頻段信號，由于不能實(shí)現(xiàn)理想低通濾波器，導(dǎo)致不需要檢測的高次諧波分量與需要檢測的低次諧波分量在頻譜上產(chǎn)生混迭帶來的誤差；

（2）模擬數(shù)字采樣芯片（ADC）、電壓互感器（TV）、電流互感器（TA）所帶來的誤差；

（3）同步偏差，信號頻譜離散示意圖如圖1 所示。周期信號同步采樣與非同步采樣示意圖如圖2 所示。同步采樣時，圖1 中Xd2（ω）或Xd1（ω）與X（ω）重合，且泄漏頻譜在整次諧波點(diǎn)上的幅值為0，此時根據(jù)采樣值可以精確地計(jì)算出各次諧波的參數(shù)，非同步時，Xd2（ω）或Xd1（ω）與X（ω）不重合，且泄漏頻譜在整次諧波點(diǎn)上的幅值不為0，必然導(dǎo)致測量誤差。

圖1 頻譜泄漏和柵欄效應(yīng)圖

圖2 周期信號同步采樣與非同步采樣

3個方面誤差來源同步偏差一般占主要部分。實(shí)際工程中，采樣是不可能嚴(yán)格同步的，不同步的原因主要來自電網(wǎng)頻率的飄移和DSP（數(shù)字信號處理器）的定時誤差2個方面。

1.2 多周期同步采樣

多周期同步采樣是一種硬件同步采樣技術(shù)，可實(shí)現(xiàn)“整數(shù)倍”周波信號內(nèi)的“均勻采樣”。其硬件原理如圖3 虛線框所示。將被測非正弦信號通過帶通濾波和過零比較器整形后送入FPGA，由FPGA 生成同步采樣控制信號實(shí)現(xiàn)AD 同步采樣[7]。其中帶通濾波器可防止對一個周波內(nèi)有多個過零點(diǎn)的波形出現(xiàn)誤檢，如圖4 所示。多周期同步采樣原理如圖5 所示。

圖3 硬件原理圖

圖4 電壓時域波形

圖5 多周期同步采樣

以p個工頻周期信號作為參考閘門信號，經(jīng)電網(wǎng)信號上升沿同步后生成實(shí)際閘門信號，將頻率較高的標(biāo)頻信號（100 MHz）作為填充脈沖對實(shí)際閘門進(jìn)行計(jì)數(shù)得到N，由式（1）得到采樣模值M，進(jìn)而輸出下一個測量區(qū)間的同步采樣控制信號。

式（1）中：S為每周波采樣點(diǎn)數(shù)。

設(shè)標(biāo)頻信號的頻率和周期分別為f0，T0，被測工頻信號周期的實(shí)際值和測量值分別為Tx，Tx'，采樣窗口長度為p個工頻周期，則：

被測信號周期的絕對誤差為：

式（3）中，dN=±1，其相對誤差為：

由式（4）可知，被測工頻信號的周期誤差與脈沖計(jì)數(shù)值N 有關(guān)，標(biāo)頻信號頻率f0越高，p 值越大，誤差越小。設(shè)相鄰2個10 周波的采樣區(qū)間基波頻率不變，圖6 給出基波頻率為49.5～50.5 Hz，步進(jìn)0.000 1 Hz，p=8，f0=100 MHz時，采用多周期同步采樣時10個周波的同步偏差（0.01%）。由圖6 可見，10個周波的同步誤差小于0.002%。

圖6 多周期同步采樣同步誤差

1.3 頻域代數(shù)運(yùn)算

每10 周波采樣同步偏差小于±0.03%時，IEC 采樣矩形窗對信號加窗頻譜計(jì)算，當(dāng)采樣的同步偏差超過該設(shè)定值時，IEC 推薦采用加Hanning 窗后進(jìn)行頻譜計(jì)算。矩形窗和Hanning 窗的歸一化幅頻特性如圖7 所示。

圖7 矩形和Hanning 窗歸一化幅頻特性

由圖7 可見當(dāng)矩形窗和Hanning 窗在保證主瓣分辨率相同的情況下，Hanning 窗的各次旁瓣遠(yuǎn)小于矩形窗旁瓣，可以有效地削弱同步偏差對精度的影響。時域中對采樣信號直接加Hanning 窗將帶來運(yùn)算量的增加，以每10 周波2048 點(diǎn)為例，每次頻譜計(jì)算需要額外增加2048 次乘法運(yùn)算。本文提出一種頻域代數(shù)運(yùn)算法，先對時域采樣信號直接求取矩形窗頻譜，進(jìn)而采用下式：

在頻域中可直接得到加Hanning 窗的頻譜值，頻域代數(shù)運(yùn)算法矩形窗頻譜運(yùn)算量與傳統(tǒng)方法一樣，移位和加減運(yùn)算量遠(yuǎn)小于2048 點(diǎn)乘法運(yùn)算。

1.4 硬件配置和算法步驟

時域多周期同步采樣的頻域代數(shù)運(yùn)算法具體實(shí)現(xiàn)時一種硬件配置方案和算法步驟如圖8 所示。

圖8 新方法硬件配置

（1）TV 和TA：用于實(shí)現(xiàn)電氣隔離和信號變換，具體選擇時需要考慮互感器的帶寬、線性度和精度；

（2）8 路同步采樣芯片AD7606:16 位AD，在同步采樣控制下，實(shí)現(xiàn)電壓和電流同步采樣；

（3）帶通濾波和過零比較器：非正弦信號通過由通用運(yùn)放LM258 實(shí)現(xiàn)的二階帶通濾波電路提取出基波分量，將該分量經(jīng)LM293 實(shí)現(xiàn)的過零比較電路生成“被測信號”送入FPGA；

（4）FPGA：由EP2C8Q208C8 實(shí)現(xiàn)同步采樣控制和16 位FIFO（先進(jìn)先出）；

（5）DSP:在浮點(diǎn)TMS320F28335 中[8]，將FIFO存放的電壓采樣信號和電流采樣信號進(jìn)行FFT 運(yùn)算得到各次諧波值。

2 仿真實(shí)驗(yàn)

為驗(yàn)證本文所提算法的有效性和高精度，采用MTALAB 對該方法進(jìn)行驗(yàn)證。仿真信號按照電能質(zhì)量監(jiān)控終端測試的要求，為簡便起見，取基波電壓有效值為標(biāo)幺值1，2 次至50 次諧波電壓有效值分別為基波有效值的0.5%UN和3%UN，各次諧波有效值允許誤差分別為0.05%UN和5%UH，其中UN為基波電壓有效值，UH為諧波電壓有效值。其電壓信號時域波形分別如圖9 和圖10 所示。

圖9 諧波電壓有效值為基波有效值0.5%波形

圖10 諧波電壓有效值為基波有效值3%波形

前文表明多周期同步采樣法每10 周波同步偏差小于0.002%，為更好說明本文方法的有效性，實(shí)際仿真中選取同步偏差僅為0.02%。圖11 和圖12 給出此時2個算例的諧波計(jì)算精度，由圖11 和圖12 可見，即便按此同步偏差，諧波計(jì)算精度仍均滿足電能質(zhì)量監(jiān)控終端諧波測量精度要求，精度滿足國標(biāo)A 級標(biāo)準(zhǔn)。

圖11 諧波電壓有效值為基波有效值0.5%測量結(jié)果

3 結(jié)束語

本文提出了一種電網(wǎng)諧波數(shù)字測量新方法，即時域多周期同步采樣頻域代數(shù)運(yùn)算法。該方法主要優(yōu)點(diǎn)：

圖12 諧波電壓有效值為基波有效值3%測量結(jié)果

（1）采用基于FPGA的多周期同步采樣技術(shù)，可實(shí)現(xiàn)每10 周波同步采樣誤差小于0.002%，遠(yuǎn)小于IEC 規(guī)定的同步偏差限值，而且隨著FPGA 主頻的不斷提升，采樣同步偏差越來越小；

（2）提出根據(jù)矩形窗頻譜進(jìn)行簡單的移位和加法運(yùn)算，以達(dá)到加Hanning 窗函數(shù)的諧波計(jì)算精度，相對傳統(tǒng)時域加窗法運(yùn)算速度更快。

由于該方法充分考慮了采樣同步策略和算法實(shí)現(xiàn)的實(shí)時性，其同步偏差小于IEC 限值一個數(shù)量級，其諧波計(jì)算精度滿足國標(biāo)A 級標(biāo)準(zhǔn)。本文同時給出該方法具體實(shí)現(xiàn)的一種硬件配置方案，該方案將用于某種高精度電能質(zhì)量分析儀的設(shè)計(jì)中。

[1]王兆安，楊 君，劉進(jìn)軍，等.諧波抑制和無功補(bǔ)償[M].北京：機(jī)械工業(yè)出版社，1998：35-37.

[2]呂潤馀.電力系統(tǒng)高次諧波[M].北京：中國電力出版社，1998：185-187.

[3]Gneral Guide on Harmonics and Interharmonics Measurements，for Power Supply Systems and Equipment Connected Thereto，IEC Std[S].61000-4-7，2002:27.

[4]Power Quality Measurements Methods，Testing and Measurement Techniques,IEC Std[S].61000-4-30，2002:37.

[5]方偉林，王立功.雙速率同步采樣法在交流測量中的應(yīng)用[J].電測與儀表，1997，34(4)：21-23.

[6]潘 華，黃 純，王聯(lián)群.電力參數(shù)微機(jī)測量中采樣周期的優(yōu)化校正方法[J].電力系統(tǒng)自動化，2002，26（5）：71-75.

[7]張志文，王承林，王 偉，等.新型多周期同步和倍頻鎖相的頻率跟蹤技術(shù)[J].電力系統(tǒng)及其自動化學(xué)報(bào)，2009，21（5）：119-123.

[8]李寧峰.基于TMS28335的智能電網(wǎng)快速采樣系統(tǒng)設(shè)計(jì)[J].江蘇電機(jī)工程，2012，31（6）：35-39.