基于TS201的實時圖像處理系統鏈路口通信設計

霍義華，黃 彪，王雪梅，雍 楊，羅冠泰，羅鎮寶

（1.西南技術物理研究所 四川 成都 610041；2.總裝備部重慶軍事代表局 重慶 610054）

隨著信息處理技術的發展，實時圖像處理已成為現代信息處理領域中的一項關鍵技術，該技術的發展對于電視制導、圖像跟蹤等具有重要的意義。實時圖像處理要求非常大的計算量與超高的計算速度，單片DSP很難滿足要求，因此必須采用多DSP并行計算結構。這就要求實時圖像處理系統能夠實時獲取圖像數據，并在多片DSP之間實現實時通信交互[1]。論文實時圖像處理系統為核心，論述了基于Analog Device公司的DSP（TS201）為核心器件的鏈路口通信設計。

1 實時圖像處理系統的組成

如圖1所示，實時圖像處理系統主要由4個模塊組成：CCD圖像采集模塊、圖像處理模塊（TS201 3個DSP+FPGA模塊）、圖像處理結果輸出模塊、邏輯控制模塊。

其基本的工作原理是將CCD攝像頭采集得到的實時圖像經AD轉換成數字圖像，通過FPGA（現場可編程邏輯門陣列）分別送到3個DSP中，DSP經過圖像處理模塊完成對圖像信號的運算處理，最后通過輸出模塊輸出所期望的運算結果如被捕捉目標的位置信號、調節控制信號等。

圖1 實時圖像處理系統Fig.1 Real-time image process system

實時圖像處理系統FPGA （Field Programmable Gate Array）選用 Altera公司的EP4SGX230/180，該器件具有高密度、高性能、低功耗等優點。FPGA是在專用ASIC的基礎上發展而來的，它克服了專用ASIC不夠靈活的缺點。其內部的具體邏輯功能可以根據需要配置，對電路的修改和維護很方便[2]。

DSP選用 ADI公司的 TigerSHARC 201，TS201是目前業界性能最高的DSP處理器之一，具有以下特點：主頻可高達500 MHz；擁有24 Mbit片上內存、雙運算模塊、外部端口、4個高速鏈路口、SDRAM控制器、可編程標志引腳、2個定時器和定時輸出引腳、14通道的DMA控制器。可以完成片內存儲器、片外存儲器、儲存器外設、鏈路口、主機處理器和其他處理器之間的地開銷的高速傳輸，通過共享總線可無縫鏈接多達8個TigerSHARC ADSP[3]。FPGA加多個DSP的系統結構在通信、圖像處理、遙感觀測以及雷達等領域得到了廣泛的應用。

2 基于TS201鏈路口的圖像接收技術

2.1 TS201鏈路口

TS201具有4位寬的 4個雙向 LVDS（Low Voltage Differential Signaling）鏈路口是其組成并行系統的關鍵。鏈路口是ADI公司提出的總線傳輸方式，鏈路口可以直接由處理器核控制，也可以由DMA控制器控制。鏈路口由發送端和接收端兩部分組成，以低壓差分信號（LVDS）方式傳輸數據，可以高速準確的完成板內或者板問數據的傳輸，滿足系統的實時要求[4]。每個鏈路口的接收和發送都有指定的DMA通道。通過編程控制可以將鏈路口設置成4位并行或者1位的方式進行傳輸。TS201支持點對點的鏈路口通信，可用于任意的按照鏈路口協議設計的器件之間的通信，每個鏈路口的數據傳輸率高達500 Mbytes/s，4個鏈路口傳輸速度達到4 GB/s。TS201鏈路口發送及接收數據的通信協議中最小傳輸長度為4字。在1bit模式下，傳輸4字需要64個時鐘周期；在4bit模式下，需要16個時鐘周期；

鏈路發送傳輸原理如圖2所示。

圖2 鏈路口傳送原理圖Fig.2 LINK port transport schematic diagram

當鏈路口的發送端發送數據時，首先檢測鏈路接收端LxACKI是否有效，有效后使能時鐘信號LxCLKOUT，開始發送數據，LxBCMPO信號表明數據是否傳輸結束；數據傳輸開始于第一個時鐘的上升沿。結束于最后一個時鐘的下降沿；當傳輸結束后，LxCLKOUT置為低。對于發送端，當LxACKI采樣為高時，表示接收端緩存空閑，可以發送。

鏈路口接收原理如圖3所示。

圖3 鏈路口接收原理圖Fig.3 LINK port receive schematic diagram

在接收方式中，當接收端檢測到LXACKO，有效后，時鐘信號LxCLKIN開始傳輸，即開始接收數據，LxBCMPI信號表明數據傳輸結束[5]。

2.2 直接存儲器訪問DMA

TS201對圖像的接收可利用DMA進行。DMA（Direct Memory Access）是在處理器內核不干預情況下的后臺高速數據傳送機制口，不占用DSP內核的處理時間，TS201片內的DMA控制器允許將數據傳輸作為一個后臺任務執行，從而將處理器核釋放出來，進行其他數字信號處理操作。在復雜信號處理系統中，特別是需要大量數據傳輸和搬移的操作系統，采用DMA方式可以釋放處理器內核，提高工作效率。特別對于圖像處理系統，可采用二維DMA數據傳輸方式，能夠將圖像數據塊實時接收到DSP中。

TS201有14個DMA通道。其中8個用于鏈路口。一個鏈路口有發送和接收兩個通道。DMA驅動傳輸僅允許4字傳輸，且支持鏈路口DMA交叉傳輸[6]。從發送鏈路到接收鏈路的數據發送及接收，要編程發送和接收鏈路傳輸控制塊寄存器TCB，發送數據到目標發送鏈路的緩沖區，DMA根據TCB編程和請求啟動一次傳輸。

2.3 傳輸控制塊寄存器TCB介紹

傳輸控制塊寄存器TCB是一個128位的四字組寄存器。如圖4所示：包括DI寄存器、DX寄存器、DY寄存器、DP寄存器 。TCB包含了DMA傳輸的控制信息[7]。

圖4 DMA傳輸控制塊寄存器Fig.4 DMA TCB transmission control block register

DI寄存器占TCB的0～31位，是32位DMA索引寄存器，用于設置要發送或接收數據的源地址和目的地址，地址可指向內部，外部存儲器及鏈路口。

DX寄存器占TCB的32～63位，如果傳輸的是二維數據的話，高16位是x方向計數值，低16位是x方向修改量。

DY寄存器占TCB的64～95位，DY寄存器和DX寄存器結合在一起使用，如果傳輸的是一維數據，不設置此寄存器，如果傳輸的是二維數據的話，高16位是Y方向計數值，低16位是Y方向修改量。

DP寄存器占TCB的96～127位，用于設置DMA傳輸的控制信息。包括TCB指針，鏈路指針選擇器，鏈路目的通道，操作數據長度，二維DMA使能等[8]。

3 圖像處理系統TS201鏈路接收

在圖像處理系統中選用了鏈路口接收作為圖像數據接收方式。FPGA采集圖像數據完成預處理后，將圖像數據通過內部FIFO發送到高速鏈路口，通過鏈路口，將圖像數據分別傳輸到各個DSP。

圖像處理系統中以DSP1獲取FPGA傳送的圖像為例。如圖1所示：DSP1和FPGA之間通過鏈路口 3（Link3）連接，TS201 Link3接收通道對應DMA通道11。

鏈路口接收步驟如下：

1）打開并允許DMA11中斷。

2）設置DSP1鏈路口3接收控制寄存器LRCTL，LRCTL寄存器如同5所示。

圖5 鏈路口接收控制寄存器Fig.5 LINK port receive control register

設置LRCTL3接收使能，鏈路傳輸數據大小模式等。代碼如下：builtin_sysreg_write （LRCTL3， 0x11）；0x11 的含義是使能Link3接收，每次傳送4 bit數據。

3）對 DSP1 DMA11傳輸控制塊（TCB）編程。

代碼如下：

TCB_Link3R.DI=&Image_Data；

TCB_Link3R.DX=4|（Img_Col<<16）；

TCB_Link3R.DY=4|（Img_Line<<16）；

TCB_Link3R.DP=0x4f1a0000；

Link3RecTCB=builtin_compose_128 （（TCB_Link3R.DI|TCB_Link3R.DX<<32，TCB_Link3R.DY|TCB_Link3R.DP<<32）；

DI寄存器設置為二維圖像接收端的目的地址；DX寄存器為二維DMA的X方向傳輸的數據位數Img_Col，傳送Img_Col個32bit數據，一個圖像數據占16位，圖像數據共Img_Col*2列；DY寄存器為二維DMA的Y方向傳輸的數據位數，傳送Img_Line行數據，圖像數據共Img_Line行；DP寄存器設置為二維鏈路口3接收。

4 TS201各個DSP之間的通訊設計

實時圖像處理系統中各個DSP之間的通訊設計采用鏈路口的方式。以系統DSP0和DSP1通訊為例，從圖1可以看出 DSP0 Link3連接 DSP1 link2，DSP0 link3發送通道為DMA7，DSP1 link2接收通道為 DMA10。

通訊步驟如下：

1）打開并允許DMA7，DMA10中斷。

2）設置DSP0鏈路口3發送控制寄存器LTCTL，寄存器如同6所示。

代碼為 builtin_sysreg_write（LTCTL3， 0x11）； 0x11 的含義是使能Link3發送，每次發送4bit數據。

3）DSP0 DMA7傳輸控制塊寄存器（TCB）編程，代碼如下：

TCB_Link3Send.DI=（int*）DSP0SendData；

TCB_Link3Send.DX=4|（DSP0SendData_Num<<16）；

TCB_Link3Send.DY=0；

圖6 鏈路口發送控制寄存器Fig.6 LINK port transmission control register

TCB_Link3Send.DP=0x47180000；

Link3_SendTCB=builtin_compose_128（TCB_Link3Send.DI|TCB_Link3Send.DX <<32，TCB_Link3Send.DY |TCB_Link3Send.DP<<32）；

DI寄存器設置為DSP0發送數據的源地址；DX寄存器為DSP0發送數據位數；DY寄存器為0說明是一維DMA傳輸，DP寄存器設置為一維鏈路口3發送。

4）設置DSP1 link2接收寄存器 LRCTL，代碼為 builtin_sysreg_write（LRCTL2， 0x11）；接收原理和 DSP1 Link3 接收圖像原理相同。

5）DSP1 DMA10傳輸控制塊寄存器（TCB）編程，代碼如下：

TCB_Link2R.DI=&DSP1RecDSP0Data；

TCB_Link2R.DX=4|（（DSP1RecNum ）<<16）；

TCB_Link2R.DY=0；

TCB_Link2R.DP=0x47100000；

Link2_RecTCB=builtin_compose_128 （TCB_Link2R.DI|TCB_Link2R.DX<<32， （TCB_Link2R.DY|TCB_Link2R.DP<<32））；

DI寄存器設置為DSP1接收數據的目的地址；DX寄存器為DSP1接收的數據位數；DY寄存器為0說明是一維DMA傳輸，DP寄存器設置為一維鏈路口2接收。注意DSP1接收的數據長度DSP1RecDSP0Data和DSP0發送的數據長度DSP0SendData要一致。

5 結 論

介紹了基于TS201+FPGA的實施圖像處理系統中關于TS201鏈路口通訊的二維實時圖像獲取以及多DSP之間鏈路口通訊。給出了通訊時序圖，關鍵代碼，關鍵寄存器設置，保證了實時系統中的圖像數據能夠按幀獲取及多DSP之間的實時通訊，確保系統的實時性。

[1]高青．基于TS201的圖像信息處理機硬件設計[D]．北京：北京工業大學，2009．

[2]李蛟，楊進，邱兆坤.基于ADSP—TS201S的多DSP并行系統設計[J].現代電子技術，2010，33（19）:42-46．LI Jiao，YANG Jin，QIU Zhao-kun.Design of Multi-DSP parallel system based on ADSP-TS201[J].Modern Electronics Technology，2010，33（19）:42-46.

[3]ADSP-TS201 TigerSHARC Processor Hardware Reference[C]//Analog Devices， Inc，2003.

[4]孫進卿，蘇濤．基于FPGA和TS201鏈路口的多通道數據采集系統設計[J]．現代電子技術，2007，30（4）:129-131．SUN Jin-qing，SU Tao.System design of multi-channel data acquisition based on FPGA and TS201 link port[J].Modern Electronics Technology，2007，30（4）:129-131.

[5]李亞捷，唐清善.TS201 LINK口光通信傳輸的接口設計[J].測控技術，2010，29（2）:29-30．LI Ya-jie，TANG Qing-shan.Interface design for fiber communication of TS201 LINK port[J].Measurement&Control Technology，2010，29（2）:29-30．

[6]酒樂，胡雅萍，管吉興，等.基于ADSP-TS201的嵌入式圖像處理平臺[J].無線電工程，2007，37（9）16-18．JIU Le，HU Ya-ping，GUAN Ji-xing，et al.An Embedded image processing based on ADSP-TS20l[J].Radio Engineering of China，2007，37（9）16-18．

[7]ADSP-TS201 TigerSHARC Processor Programming Reference[C]//Analog Devices， Inc.，2004.

[8]ADSP-TS201 TigerSHARC Embedded Processor[C]//Analog Devices， Inc.，2004.