QPSK調(diào)制信號(hào)的同步載波提取

摘 要： 為了在QPSK數(shù)字調(diào)制系統(tǒng)中恢復(fù)QPSK的載波同步信號(hào)，以確保接收機(jī)能夠接收到無失真的數(shù)據(jù)，在對(duì)QPSK調(diào)制理論闡述后提出基于DDS的平方環(huán)直接提取載波的方法，分析了電路中各個(gè)部分的作用和功能，用Matlab軟件進(jìn)行仿真實(shí)驗(yàn)，對(duì)鎖相環(huán)提取的載波信號(hào)進(jìn)行分析，在鎖相環(huán)性能良好的前提下，實(shí)現(xiàn)了載波信號(hào)的提取。利用Verilog HDL語(yǔ)言對(duì)硬件電路進(jìn)行行為級(jí)描述，綜合出RTL級(jí)電路。

關(guān)鍵字： QPSK； 載波同步； DDS； 調(diào)制信號(hào)

中圖分類號(hào)： TN913.6?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）03?0054?03

Synchronous carrier extraction of QPSK modulated signal

ZHANG Xiao?li， FAN Yan?hu

（School of Physics and Electronic Engineering， Yan’an University， Yan’an 716000， China）

Abstract： In order to restore the QPSK Carrier synchronization signals in the QPSK digital modulation system and ensure that the receiver can receive data without distortion， QPSK modulation theory is described and the DDS?based method that the carrier is directly extracted by the square ring is proposed. The role and function of each part of the circuit are analyzed. Matlab software was used in the simulation experiment to analysis the carrier signal extracted by phase?locked loop. In a premise to maintain good performance of the phase?locked loop， the extraction of the carrier signal was achieved. The behavioral level description of hardware circuits is performed with Verilog HDL. The RTL?level circuit was obtained by synthetical method.

Keywords： QPSK； carrier synchronization； DDS； modulated signal

0 引 言

正交相移鍵控（ QPSK）是一種等包絡(luò)的窄帶寬數(shù)字調(diào)制技術(shù)[1]，具有較強(qiáng)的抗干擾能力、高頻譜利用率等優(yōu)點(diǎn)，在數(shù)字微波系統(tǒng)、數(shù)字衛(wèi)星系統(tǒng)、數(shù)字電視系統(tǒng)、移動(dòng)通信和寬帶接入等不同領(lǐng)域得到廣泛的應(yīng)用。

QPSK調(diào)制信號(hào)采用相干解調(diào)技術(shù)，對(duì)載波信號(hào)的同步有嚴(yán)格的要求[2]。傳統(tǒng)的同步系統(tǒng)中采用鎖相環(huán)（PLL）技術(shù)[3]，頻率分辨率較低、頻率鎖定時(shí)間過長(zhǎng)，無法滿足QPSK信號(hào)載波提取的同步性要求。直接數(shù)字頻率合成（DDS）頻率分辨率高，頻率轉(zhuǎn)換速度快，但DDS雜散較大且輸出頻率較低。本文綜合兩種技術(shù)的優(yōu)缺點(diǎn)，并采用PLL+DDS的方法進(jìn)行QPSK調(diào)制信號(hào)的載波提取，目的在于提取較為嚴(yán)格同步的載波信號(hào)，實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)的無失真?zhèn)鬏敚_保系統(tǒng)整體性能。

1 QPSK調(diào)制的基本原理

4 總 結(jié)

載波同步技術(shù)是現(xiàn)代數(shù)字通信中的關(guān)鍵部分，是數(shù)據(jù)能夠無失真?zhèn)鬏數(shù)那疤帷１疚脑诮榻BQPSK調(diào)制信號(hào)的載波提取的實(shí)現(xiàn)方法過程中，對(duì)基于DDS技術(shù)的PLL做了更深入的研究和分析。通過實(shí)驗(yàn)仿真，利用鎖相環(huán)提取出I，Q兩路載波信號(hào)，得到了系統(tǒng)的RTL級(jí)電路圖。

參考文獻(xiàn)

[1] 鄧延安.直接數(shù)字頻率合成單象限存儲(chǔ)結(jié)構(gòu)的VHDI語(yǔ)言實(shí)現(xiàn)[J].安徽工程科技學(xué)院學(xué)報(bào)，2006，21（1）：37?39.

[2] 馬志朋.二階鎖相環(huán)設(shè)計(jì)中環(huán)路參數(shù)的選擇[J].火控雷達(dá)技術(shù)，1997，26（4）：18?20.

[3] 季曉燕.數(shù)字COSTAS環(huán)的原理與設(shè)計(jì)[J].中國(guó)水運(yùn)，2008，8（11）：120?122.

[4] 曹志剛，錢亞生.現(xiàn)代通信原理[M].北京：清華大學(xué)出版社，2003.

[5] 姚遠(yuǎn)程，譚清怡，鄒騰劍，等.基于直接提取載波技術(shù)的平方環(huán)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010，33（1）：190?192.

[6] 許家耀.混合頻率合成DDS+PLL組合分析[J].科技信息，2006，2（8）：35?37.

[7] 方建邦，董獻(xiàn)忱，王天璽.鎖相環(huán)原理及應(yīng)用[M].北京：人民郵電出版社，1998.

[8] 田耘，徐文波，張延偉.無線通信FPGA設(shè)計(jì)[M].北京：電子工業(yè)出版社，2008.

[9] 單長(zhǎng)虹，孟憲元.基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2001，26（9）：58?60.

[10] 張永泰，劉佩，劉洛琨.一種Matlab仿真鎖相環(huán)的方法[J].無線電工程，2004，34（7）：47?49.