一種寬頻帶頻率源的設計與實現

張貫強　田克純

【摘 要】頻率源是現代通信系統中不可或缺的一部分，在衛星通信、數字通信、雷達和導航等領域有著廣泛的應用。本文給出了一種利用TI MSP430控制ADF4350設計頻率合成器的方法，然后利用ADIsimPLL軟件對其性能進行了仿真，最后，通過制作電路板，對其性能進行了實際測試。測試結果表明，該頻率合成器具有較好的雜散水平和較低的相位噪聲，能夠滿足教研室寬頻帶多制式軟件無線電樣機的本振源的要求。

【關鍵詞】寬頻帶；頻率源；ADF4350；MSP430F149

0 引言

隨著無線通信、數字電視、衛星定位、遙控遙測技術以及精密制導等現代高技術的廣泛應用和不斷發展，對頻率源的頻率穩定度、頻譜純度、頻率范圍和輸出頻率點數的要求越來越高[1]。本文主要介紹了ADF4350頻率合成器芯片，并利用該芯片設計了覆蓋137.5～4000MHz的寬頻段頻率源，并對其性能進行了主要的測試。該頻率源外圍電路簡單，體積較小，調試的時候只需要修改環路濾波器的參數和單片機控制程序，與用分離元器件實現的鎖相環電路相比，調試量較小，抗干擾性能良好。

1 寬頻帶頻率源的軟硬件設計

1.1 ADF4350頻率合成器芯片介紹

ADF4350頻率合成器芯片內部集成了壓控振蕩器，基波輸出頻率范圍為2200～4400MHz，利用內部可編程的1/2/4/8/16/32分頻電路，可以產生137.5～4400MHz的射頻信號。利用SPI接口可以很方便的對其控制，且輸出功率也可以編程控制，可以工作在低噪聲模式和低雜散模式[2]。采用TI公司的MSP430F149單片機進行控制，ADF4350與MSP430之間通過IO口模擬SPI進行通信。

1.2 寬頻帶頻率源的參數設計

ADF4350頻率合成器的設計主要包括內部寄存器的配置、外部環路濾波器的設計和芯片的外圍電路設計。ADF4350射頻頻率輸出公式為

ADF4350的頻率輸出可以通過單片機配置芯片內部的R5～R0寄存器實現，每個寄存器都是32位的，通過控制其低3位（C3～C1）可以對寄存器進行選擇，上電初始化的時候需要先初始化寄存器5依次到寄存器0。本文根據鎖相環頻率合成器系統設計的要求，其公式（1）和（2）中的各參數具體為：

環路濾波器是一個低通濾波器，它主要由線性電容、電阻和運算放大器組成。其輸入信號來自鑒相器的輸出電壓，它在濾除鑒相器輸出電壓中的高頻分量和噪聲后，取出平均分量去控制壓控振蕩器的頻率。它的設計是頻率合成器的關鍵環節，其設計結果的好壞直接決定了頻率合成器最終的雜散、相位噪聲、環路穩定性以及捷變時間等性能。環路帶寬和相位裕量是影響鎖相環頻率合成器的兩個關鍵因素，環路帶寬越寬，頻率合成器的鎖定時間越短，但是相位噪聲會變得越差[3]。環路濾波器結構主要分為無源環路濾波器和有源環路濾波器。采用有源環路濾波器將會增加相位噪聲、復雜度以及成本，且有源環路濾波器主要用于電荷泵電壓低于 VCO 調諧電壓的情況。因此，本文選用3階無源環路濾波器2R3C結構，首先利用ADIsimPLL軟件對不同的環路帶寬進行仿真，最終確定環路帶寬為20KHz。環路濾波器結構如圖1所示。

圖1 3階無源環路濾波器結構

經計算并且優化后元器件數值為：C1=1.5 n，C2=22 n，C3=680 p，R1=100，R2=820。對于環路濾波器的設計，可以利用ADI公司的ADIsimPLL軟件進行仿真設計，并且能夠觀察到設計的頻率合成器的性能，該頻率合成器在2GHz處的相位噪聲仿真曲線如圖2所示，從圖2中可以看出，在偏離載波頻率10KHz處的相位噪聲大約為-94dBc/Hz。這是個理想值，實際制作出來的頻率源測試的相位噪聲會變得差些[4]。

圖2 2.0GHz頻率處的相位噪聲曲線

1.3 寬頻段頻率源的硬件電路設計

ADF4350寬頻段頻率合成器的硬件電路主要包括電源電路模塊、MCU電路模塊、環路路濾波器、芯片外圍電路和頻率顯示模塊等，其原理框圖如下圖3所示。

圖3 ADF4350頻率合成器硬件電路原理框圖

本設計參考源采用兩種方式提供，一種是10MHz的溫度補償晶振，另一種是外部參考源。有兩種鎖定模式，正常鎖定模式和快速鎖定模式，并且有LED鎖定指示。在電路設計時，相位噪聲和雜散是兩個非常重要的指標，如果設計時濾波不充分、接地不當和PCB設計不正確，會導致頻率源的指標嚴重惡化。為了能夠得到較好的輸出信號，需要采用優質電源并加強濾波和退耦，對溫補晶振的電源、VCO電源和電荷泵電源要加強去耦，在靠近電源引腳處依次放置10p、100p、100n和10u（有極性）電容，這樣可以有效減少電源紋波引入的雜散和最大限度濾除電源線上的干擾[5]。該電路同時存在數字電路部分和模擬電路部分，為了減少數字電路對模擬電路產生的干擾，通常情況下將數字部分和模擬部分分別接地，最后兩者通過射頻電感或者0歐姆電阻連接在一點。ADF4350采用雙端差分輸出，可以提高共模抑制比。并且通過射頻扼流電感連接到VCO的電源端，可以獲得更好的匹配性能，能夠有效提高輸出功率。

1.4 寬頻段頻率源的軟件設計

系統軟件設計部分主要包括單片機程序和上位機程序，單片機程序采用IAR環境開發，其功能接收上位機串口的數據并寫入ADF4350的內部寄存器和實現頻率的正確的顯示。上位機程序采用VB6.0開發，其功能是按照ADF4350的數據格式進行編寫，并通過串口發給單片機。ADF4350有兩路差分輸出，設計時只使用了主差分輸出，輔助差分輸出關閉。ADF4350的數字接口是與SPI兼容的串行接口，用于將數據寫入器件，其單片機控制程序采用IO口嚴格模擬SPI時序實現。其串行時鐘信號線CLK、串行數據線DATA、加載使能LE和芯片使能CE分別連接MSP430F149的P5.0、P5.1、P5.2和P5.3引腳。在CLK上升沿將32位數據逐位寫入對應的寄存器，當LE變為高電平時，數據被傳輸至對應的鎖存器。頻率控制部分只要保證電平和送數時序正確，就能夠完成對ADF4350芯片的配置，其程序可以通過BSL下載到MCU里面[6]。

2 系統性能測試

利用R&S頻譜儀對頻率源輸出的信號進行測試，測試相位噪聲時，將頻譜儀的中心頻率設置為2000MHz，將RBW設為10KHz，VBW設為30kHz，SPAN設為500kHz，測試結果如下圖4所示，其值為-95.7dBc/Hz @100kHz。

圖4 2000M射頻輸出信號偏離載波100K處的相位噪聲

測試雜散時，將頻譜儀的中心頻率設置為2000MHz，將RBW設為1kHz，VBW設為3kHz，SPAN設為100MHz，測試結果如下圖5所示，其值為-67.1dBc。

圖5 2000M射頻輸出信號的雜散

3 結束語

本文利用ADF4350芯片實現了寬頻段覆蓋的頻率合成器，可以作為收發信機的本振源。從測試的結果來看，該頻率合成器具有較好的雜散水平和較低的相位噪聲，能夠滿足教研室寬頻帶多制式軟件無線電樣機的本振源的要求。該頻率源成本低和操作方便，能夠很好用于實際應用中。

【參考文獻】

[1]楊檍，鮑景富.現代頻率合成技術的研究進展[J].電訊技術，2007，47（2）.

[2]Analog Devices Inc. Wideband Synthesizer with Integrated VCO [M].Analog Devices Inc， 2011.

[3]Dean Banerjee.PLL Performance， Simulation and Design（4th Edition） [M]. National Semiconductor， 2006：11-17.

[4]趙浩平，劉乃安.鎖相頻率合成器ADF4360-4及其在W LAN 混頻電路中的應用[J].國外電子元器件，2007，10.

[5]劉永智，徐盛旺，高樹廷.超寬帶頻率合成器的設計與實現[J].電訊技術， 2009，12.

[6]萬琰.基于單片機控制的ADF4106鎖相頻率合成器設計[J].電子元器件應用， 2009， 11.

[責任編輯：薛俊歌]