基于FPGA的PCM—FM遙測(cè)中頻接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文設(shè)計(jì)實(shí)現(xiàn)了一款基于FPCJA的PCM-FM遙測(cè)中頻接收機(jī)，在FPCJA中實(shí)現(xiàn)遙測(cè)信號(hào)解調(diào)、位同步、幀同步等功能，系統(tǒng)碼速率、幀長(zhǎng)、幀同步碼可靈活設(shè)置。接收機(jī)硬件結(jié)構(gòu)簡(jiǎn)單，主要包括FPCJA、ADC、電源轉(zhuǎn)換芯片、USB接口芯片等常用器件，可單板實(shí)現(xiàn)，達(dá)到低成本、小型化設(shè)計(jì)要求。性能測(cè)試表明，中頻接收機(jī)滿足設(shè)計(jì)指標(biāo)要求，目前該接收機(jī)已服務(wù)于多個(gè)項(xiàng)目。本文網(wǎng)絡(luò)版地址：http：//www.eepw.com.cn/article/274756.htm

關(guān)鍵詞：遙測(cè)系統(tǒng)；中頻接收機(jī)；位同步；幀同步；FPCJADOI：10.3969/j.issn.1005-5517.2015.5.016

PCM—FM遙測(cè)系統(tǒng)在航空、航天等領(lǐng)域得到廣泛應(yīng)用，國(guó)內(nèi)外遙測(cè)廠家均致力于高碼率、功能可擴(kuò)展的遙測(cè)產(chǎn)品設(shè)計(jì)，多功能、通用化、小型化遙測(cè)接收系統(tǒng)應(yīng)用需求越來(lái)越迫切，更小、更快、更靈活成為遙測(cè)接收技術(shù)的又一發(fā)展方向。隨著數(shù)字技術(shù)的不斷發(fā)展，尤其是FPGA技術(shù)的發(fā)展，遙測(cè)中頻接收機(jī)小型化設(shè)計(jì)得以實(shí)現(xiàn)。本文設(shè)計(jì)了一款基于FPGA的PCM-FM遙測(cè)中頻接收機(jī)，實(shí)現(xiàn)70MHz中頻輸入PCM-FM遙測(cè)信號(hào)的下變頻、載波跟蹤、解調(diào)、位同步、幀同步，并最終通過(guò)USB接口將數(shù)據(jù)傳給計(jì)算機(jī)用以數(shù)據(jù)的存儲(chǔ)及分析，接收機(jī)碼速率、字長(zhǎng)、幀長(zhǎng)、幀同步碼等均可由上位機(jī)軟件通過(guò)USB接口進(jìn)行設(shè)置，所有處理均在FPGA中完成，硬件電路僅由FPGA、AD、電源芯片、晶振等構(gòu)成，可單板實(shí)現(xiàn)，達(dá)到小型化設(shè)計(jì)目的。

1 系統(tǒng)組成與工作原理

本文設(shè)計(jì)的PCM/FM遙測(cè)中頻接收機(jī)原理框圖如圖1所示。

由圖1可以看出，PCM/FM遙測(cè)中頻接收機(jī)主要包括A/D采樣、數(shù)字下變頻、鑒頻、位同步、幀同步及USB接口等功能模塊。70MHz中頻輸入信號(hào)經(jīng)40MHz帶通采樣送入FPGA進(jìn)行處理，在FPGA中產(chǎn)生兩路正交信號(hào)對(duì)A/D采樣信號(hào)進(jìn)行數(shù)字正交下變頻生成基帶I、Q信號(hào)，I、C信號(hào)分別進(jìn)行低通濾波后送入鑒頻模塊，通過(guò)叉積鑒頻完成解調(diào)得到PCM碼流，按上位機(jī)事先設(shè)置的碼速率、幀同步碼、幀長(zhǎng)、時(shí)間碼等，依次完成PCM碼流的位同步、幀同步、時(shí)間碼合并，最后通過(guò)USB接口送入上位機(jī)進(jìn)行遙測(cè)數(shù)據(jù)的存貯和處理。

2 系統(tǒng)詳細(xì)設(shè)計(jì)

2.1 數(shù)字下變頻與FM解調(diào)

數(shù)字下變頻與FM解調(diào)模塊主要包括數(shù)控振蕩器（NCO）、鑒頻器、環(huán)路濾波器的設(shè)計(jì)，數(shù)字控制振蕩器（NCO）是數(shù)字下變頻器（DDC）的重要組成部分，它的作用是產(chǎn)生正弦和余弦信號(hào)。正、余弦信號(hào)如（1）、（2）式所示：

式中，fz0為NCO頻率；fs輸入信號(hào)的采樣頻率。由于設(shè)計(jì)采用帶通采樣，信號(hào)頻譜發(fā)生搬移。當(dāng)fs=40MHz時(shí)，經(jīng)過(guò)AD采樣后，在10MHz、30MHz、70MHz等中心頻率上都有所需的有用信號(hào)，本設(shè)計(jì)選擇對(duì)中心頻率為10MHz的有用信號(hào)進(jìn)行混頻，此時(shí)，fLo為10MHz。在FPGA實(shí)現(xiàn)時(shí)，采用查表法產(chǎn)生正、余弦信號(hào)，建立兩個(gè)ROM表分別存儲(chǔ)oo～90。的正、余弦量化值，通過(guò)頻率控制字累加值的高兩位判斷當(dāng)前的正、余弦值處于哪個(gè)象限，對(duì)查表輸出值進(jìn)行相應(yīng)處理，最終得到正、余弦信號(hào)。余弦、正弦信號(hào)分別與AD采樣輸入混頻得到I、Q基帶信號(hào)，經(jīng)低通FIR濾波器濾波后送入數(shù)字鑒頻器‘3]。假設(shè)瞬時(shí)頻率為f（f），瞬時(shí)相位為巾（t），同相分量為/（t），正交分量為Q（t），由：得到：對(duì)應(yīng)的數(shù)字域表達(dá)式為：

數(shù)字鑒頻模塊的實(shí)現(xiàn)框圖見(jiàn)圖2，鑒頻輸出即為FM解調(diào)得到的PCM碼流。

2.2 載波跟蹤設(shè)計(jì)

在高動(dòng)態(tài)應(yīng)用環(huán)境下，遙測(cè)接收機(jī)需具備抗多普勒頻偏的能力，本設(shè)計(jì)中，鑒頻輸出經(jīng)過(guò)一階鎖頻環(huán)得到頻率修正值并反饋給NCO，鎖頻環(huán)結(jié)構(gòu)框圖見(jiàn)圖3。指標(biāo)要求中頻接收機(jī)抗多普勒頻偏能力為250kHz，所以在實(shí)現(xiàn)時(shí)，對(duì)超出250kHz的頻偏按250kHz進(jìn)行處理。

2.3 位同步設(shè)計(jì)

設(shè)計(jì)采用直接位同步法中的數(shù)字鎖相環(huán)方法實(shí)現(xiàn)位同步器設(shè)計(jì)。在設(shè)計(jì)中利用數(shù)字鎖相環(huán)來(lái)提取位同步信號(hào)：在接收端利用鑒相器比較接收碼元和本地同步信號(hào)的相位，若兩者相位不一致（超前或者滯后），鑒相器產(chǎn)生誤差信號(hào)調(diào)整本地同步信號(hào)的相位，直至獲得準(zhǔn)確的位同步信息。位同步器主要由參考頻率生成、同相正交積分環(huán)路、數(shù)字序列濾波器、分頻器等幾部分組成，其原理如圖4所示。

本設(shè)計(jì)參考時(shí)鐘為碼速率的16倍，通過(guò)上位機(jī)設(shè)置接收機(jī)碼速率時(shí)，參考時(shí)鐘頻率也相應(yīng)得到設(shè)置，參考時(shí)鐘的精度直接影響位同步器性能，因此，生成高質(zhì)量的參考時(shí)鐘是基本前提。在FPGA中采用查表法產(chǎn)生位同步參考時(shí)鐘，原理與NCO生成一致，不再贅述，區(qū)別僅在于只取輸出的符號(hào)位。

2.4 幀同步設(shè)計(jì)

位同步輸出經(jīng)過(guò)串/并轉(zhuǎn)換后，與本地幀同步碼（由上位機(jī)設(shè)置）進(jìn)行同或后全加，然后與門(mén)限值Nt進(jìn)行比較，大于門(mén)限值表示接收到幀同步碼。三態(tài)邏輯電路保證幀同步器在三個(gè)固定模式（搜索、校核、鎖定）上工作。在搜索態(tài)，不使用窗口，符合相關(guān)器輸出即認(rèn)為是幀同步碼。一旦接收到幀同步碼，轉(zhuǎn)入校核態(tài)，位/字計(jì)數(shù)器、字/幀計(jì)數(shù)器復(fù)位并開(kāi)始計(jì)數(shù)，這個(gè)過(guò)程一直持續(xù)到字/幀計(jì)數(shù)器達(dá)到預(yù)定的字/幀數(shù)。以預(yù)期檢測(cè)位為中心產(chǎn)生窗口脈沖，利用幀同步碼的周期性，下一個(gè)檢測(cè)位應(yīng)落在窗口脈沖寬度內(nèi)，三態(tài)邏輯產(chǎn)生幀標(biāo)志脈沖。若在窗口范圍內(nèi)，沒(méi)有檢測(cè)到幀同步碼，認(rèn)為是虛警，則從校核態(tài)返回到搜索態(tài)。在校核態(tài)，連續(xù)通過(guò)預(yù)定的校核幀數(shù)A，則幀同步器進(jìn)入鎖定態(tài)。在鎖定態(tài)下，若幀同步碼發(fā)生漏檢或數(shù)據(jù)錯(cuò)誤，幀標(biāo)志脈沖由本地產(chǎn)生，以避免由于幀同步碼的漏檢而造成的數(shù)據(jù)丟失。連續(xù)漏檢超過(guò)預(yù)定的保護(hù)幀數(shù)B，返回搜索態(tài)，否則保持在鎖定態(tài)。

2.5 硬件設(shè)計(jì)

接收機(jī)以FPGA為中心，外圍為晶振、電源模塊、A/D轉(zhuǎn)換電路和USB接口電路。

AD轉(zhuǎn)換設(shè)計(jì)采用AD6645，AD6645是采用CMOS工藝的14位模數(shù)轉(zhuǎn)換器，最高采樣率為105MSPS，在中頻為70MHz時(shí)的SNR為73.5dB， SFDR為89dBc，模擬帶寬達(dá)200MHz。AD模擬輸入端為差分輸入，通過(guò)阻抗比4∶1的變壓器進(jìn)行交流耦合，電路原理圖見(jiàn)圖5。圖中R1=R2=24.9Ω，R3=178Ω，輸入端匹配阻抗為50Q。AD時(shí)鐘管腳與FPGA相連，采樣頻率由FPGA控制，本設(shè)計(jì)采樣頻率為40HMz。

FPGA選用Xilinx Spartan-6系列XC6SLX100工業(yè)級(jí)FPGA芯片。該芯片采用45nm工藝，專(zhuān)為低成本與低功耗而精心優(yōu)化，集成了豐富的邏輯資源，接口可選擇使用1.2V、1.5V、1.8V、2.5V或3.3V多種標(biāo)準(zhǔn)，便于與其它電路接口。XC6SLX100 FPGA的配置文件大小為26，543，264bits，配置芯片選用XCF32P，采用BASIC MasterSerial配置模式配置時(shí)鐘由FPGA內(nèi)部提供，配置速率22MHz。

遙測(cè)中頻接收機(jī)與上位機(jī)之間采用USB接口，接口芯片選用CY7C68013， FPGA與CY7C68013間采用SlaveFIFO通信模式。

3 測(cè)試結(jié)果

搭建測(cè)試平臺(tái)，遙測(cè)接收系統(tǒng)由射頻接收機(jī)、本文設(shè)計(jì)的中頻接收機(jī)、上位機(jī)等組成。中頻接收機(jī)測(cè)試結(jié)果：最大多普勒頻偏250kHz、碼速率lOOkbps～SMbps可調(diào)、抗連續(xù)連O或連1可達(dá)128位、幀長(zhǎng)與幀同步碼可靈活設(shè)置。結(jié)果表明滿足設(shè)計(jì)指標(biāo)要求。

4 結(jié)論

本文設(shè)計(jì)了一款基于FPGA的PCM/FM遙測(cè)中頻接收機(jī)，碼速率、幀長(zhǎng)、幀同步碼等可靈活設(shè)置，硬件結(jié)構(gòu)簡(jiǎn)單，可單板實(shí)現(xiàn)，達(dá)到小型化、低成本設(shè)計(jì)目的。目前，該接收機(jī)已服務(wù)于多個(gè)項(xiàng)目，性能穩(wěn)定可靠。