降低工業(yè)應(yīng)用的總體擁有成本

摘要：大約三分之一的嵌入式設(shè)計(jì)人員考慮在嵌入式應(yīng)用中采用FPCJA，他們認(rèn)為在設(shè)計(jì)中使用FPCJA過于昂貴。但是，從系統(tǒng)級了解總體擁有成本（TCo）（由產(chǎn)品生命周期中的開發(fā)、改進(jìn)、替換和維護(hù)成本來衡量），您會發(fā)現(xiàn)FPCJA是分立微控制器（MCU）/數(shù)字信號處理器（DSP）/ASSP產(chǎn)品靈活的競爭方案。本文網(wǎng)絡(luò)版地址：http：//www.eepw.com.cn/article/269811.htm

關(guān)鍵詞：嵌入式；FPCJA；工業(yè)以太網(wǎng)

DOI： 10.3969/j.issn.1005-5517.2015.2.004

引言

工業(yè)自動化和過程控制生產(chǎn)商一直面臨持續(xù)的全球競爭和經(jīng)濟(jì)壓力，商業(yè)模式和利潤不斷受到威脅，不得不應(yīng)對成本挑戰(zhàn)，包括：

利潤和研發(fā)投入；

產(chǎn)品及時面市壓力以適應(yīng)經(jīng)濟(jì)狀況的變化；

高效使用有限的資源以更新和替換現(xiàn)有產(chǎn)品，或者發(fā)布新產(chǎn)品；

管理產(chǎn)品生命周期。

本文使用一個設(shè)計(jì)實(shí)例來幫助包括系統(tǒng)、硬件和軟件工程師在內(nèi)的設(shè)計(jì)人員理解怎樣利用Altera Cyclone和MAX 10 FPGA來降低總體擁有成本（TCO），它由系統(tǒng)生命周期內(nèi)的開發(fā)、改進(jìn)、替換和維護(hù)成本來衡量。如圖1所示，較低的TCO直接提高了毛利潤，從而減緩了當(dāng)今大部分設(shè)計(jì)團(tuán)隊(duì)所面臨的壓力。

FPGA降低了TCO

為闡述Altera Cyclone和MAX 10FPGA是怎樣降低TCO的，本文使用驅(qū)動控制應(yīng)用程序（圖2）作為一個實(shí)例，用于解決用戶可能面臨的工業(yè)設(shè)計(jì)難題。MCU和DSP是目前這種運(yùn)動/驅(qū)動控制體系結(jié)構(gòu)的基礎(chǔ)，同時FPGA體系結(jié)構(gòu)發(fā)展很快。MCU/DSP體系結(jié)構(gòu)有很好的用戶基礎(chǔ)，其成熟的體系結(jié)構(gòu)、開發(fā)工具以及運(yùn)動控制算法主要用于單軸驅(qū)動應(yīng)用中。驅(qū)動系統(tǒng)越來越復(fù)雜，驅(qū)動控制軸數(shù)量也越來越多，產(chǎn)品功能在增加，MCU/DSP體系結(jié)構(gòu)在性能上很快便不能滿足要求，無法靈活地應(yīng)對市場需求的變化。隨著系統(tǒng)性能的提高，設(shè)計(jì)人員只能提高M(jìn)CU/DSP頻率，優(yōu)化某一點(diǎn)的軟件算法。

為解決這一問題，設(shè)計(jì)人員使用多個DSP器件，結(jié)合DSP和MCU器件，或者同時使用MCU/DSP器件以及FPGA來劃分其設(shè)計(jì)的性能和功能。雖然MCU/DSP體系結(jié)構(gòu)能夠在一定程度上重新使用代碼，但是，重新使用經(jīng)過高度優(yōu)化的代碼會付出很大的勞動，很難進(jìn)行劃分并將其應(yīng)用到新器件中。

過渡到工業(yè)以太網(wǎng)

工業(yè)網(wǎng)絡(luò)過渡到基于以太網(wǎng)的網(wǎng)絡(luò)，通常需要將驅(qū)動系統(tǒng)連接至這些工廠網(wǎng)絡(luò)。而MCU和一些較新的數(shù)字信號處理器能夠支持（標(biāo)準(zhǔn)）具有軟件開銷的以太網(wǎng)TCP/IP，這種組合會有問題，原因如下：

大部分MCU帶寬不足，大部分?jǐn)?shù)字信號處理器不能在處理工業(yè)以太網(wǎng)和現(xiàn)場總線協(xié)議的同時完成驅(qū)動控制。

MCU在其PWM輸出上進(jìn)行精確運(yùn)動控制的能力有限。

很多DSP器件無法滿足TCP/IP堆棧要求，因?yàn)槠潴w系結(jié)構(gòu)缺少支持TCP/IP所需要的字對齊功能。

這些難題意味著設(shè)計(jì)人員不得不使用更多的MCU、ASSP或者FPGA器件以連接目前的產(chǎn)品和工業(yè)網(wǎng)絡(luò)。縮短產(chǎn)品面市時間

使用一個或者多個MCU或者DSP器件實(shí)現(xiàn)驅(qū)動控制功能，考慮額外的網(wǎng)絡(luò)和安全要求，這都會將開發(fā)時間延長18到24個月。額外的時間意味著提高了研發(fā)成本，有可能降低收益和利潤。當(dāng)電路板上增加額外的元器件時，也會增大產(chǎn)品的BOM成本。使用現(xiàn)有軟件

軟件工程師可以把他們的MCU/DSP經(jīng)驗(yàn)應(yīng)用到可編程嵌入式CPU上，例如，Altera的雙核ARM Cortex-A9 MPCore，Nios II嵌入式處理器，ARM Cortex-Ml和Freescale的ColdFireVl內(nèi)核，這些都可以與Altera FPGA-起使用。

當(dāng)今電子產(chǎn)品的功能要比10年前強(qiáng)大得多，而且更加靈活和復(fù)雜，包括使用處理器、操作系統(tǒng)和應(yīng)用軟件所實(shí)現(xiàn)的功能。很多產(chǎn)品已經(jīng)發(fā)展到軟件設(shè)計(jì)上的投入時間要比硬件設(shè)計(jì)多出很多人工年。這表明，考慮到產(chǎn)品更新，選擇的處理器如果不支持與當(dāng)今系統(tǒng)相同的操作系統(tǒng)，會需要進(jìn)行大量的軟件導(dǎo)出工作，導(dǎo)致工程在器件選擇和靈活性上受到很大限制。

對于硬件設(shè)計(jì)人員，具有嵌入式處理器的FPGA器件的優(yōu)勢是非常明顯的。很多操作系統(tǒng)公司提供全面支持，對功能進(jìn)行改進(jìn)，因此，很多軟件工程師開始采用基于FPGA的系統(tǒng)，發(fā)揮其優(yōu)勢，延長產(chǎn)品生命周期。硬件和軟件工程師需要進(jìn)行一定的投入來學(xué)習(xí)C程序軟件編程和FPGA設(shè)計(jì)的VHDL編程。但是，一旦設(shè)計(jì)人員決定采用FPGA設(shè)計(jì)方法，F(xiàn)PGA比僅采用MCU和DSP器件的解決方案性價(jià)比更高，更靈活。對多個設(shè)計(jì)進(jìn)行修改

以本文使用驅(qū)動為例，如果從這一基本平臺開發(fā)的y產(chǎn)品具有不同的特性，那么，設(shè)計(jì)團(tuán)隊(duì)必須首先在每塊電路板的x器件上實(shí)現(xiàn)其硬件和軟件，花費(fèi)t時間，然后，對這些產(chǎn)品例化硬件和軟件y次，花費(fèi)t2時間來完成多個產(chǎn)品。這帶來的成本因素是（（x×t）×（y×t2））。設(shè)計(jì)團(tuán)隊(duì)已經(jīng)知道這一方法并不簡單，產(chǎn)品無法迅速面市，不能降低包括開發(fā)、改進(jìn)、支持、維護(hù)和替換成本等在內(nèi)的產(chǎn)品生命周期成本。

為簡化這一過程，設(shè)計(jì)人員可以利用Cyclone系列體系結(jié)構(gòu)，設(shè)計(jì)支持多條產(chǎn)品線（SKU）和多種功能的通用硬件平臺（如圖3）。在最初設(shè)計(jì)基礎(chǔ)上，對于每一后續(xù)產(chǎn)品，基于FPGA的產(chǎn)品支持工程師重新配置Cyclone系列FPGA，不需要重制PCB（印制板），節(jié)省了設(shè)計(jì)團(tuán)隊(duì)數(shù)月的工程工作時間。

考慮驅(qū)動生產(chǎn)商提供支持多種網(wǎng)絡(luò)協(xié)議的產(chǎn)品這一實(shí)例，例如EtherCAT、PROFINET （RT/IRT）和Modbus/TCP等。MCU/DSP解決方案不僅需要額外的器件來支持通信通道，而且還需要三塊電路板。對于設(shè)計(jì)人員，開發(fā)或者許可協(xié)議專用MACIP（如果需要）和協(xié)議專用堆棧，三塊電路板的成本會高達(dá)$300K（每塊電路板$100K），而且還要考慮相應(yīng)的軟件開發(fā)成本。

但是，設(shè)計(jì)人員可以使用Cyclone或者M(jìn)AX 10 FPGA，在相同的FPGA上集成驅(qū)動控制和工業(yè)以太網(wǎng)，使用相同的硬件平臺支持多條產(chǎn)品線（SKU）和所需要的功能。在前面提到的實(shí)例中，不需要開發(fā)三塊電路板（每一IE協(xié)議標(biāo)準(zhǔn)一塊），供應(yīng)商在產(chǎn)品中使用很少的元器件和PCB，節(jié)省了$150K到$200K的MCU/DSP開發(fā)成本，顯著降低了BOM成本，由于減少了PCB電路板設(shè)計(jì)，生產(chǎn)商也簡化了與產(chǎn)品存儲和運(yùn)輸相關(guān)的物流過程。考慮到所有開發(fā)資源和時間因素后，F(xiàn)PGA設(shè)計(jì)方法有助于工程師克服（（x×t）×（y×t2））成本問題。

當(dāng)設(shè)計(jì)發(fā)揮了FPGA器件的最大能力后，設(shè)計(jì)人員可以將設(shè)計(jì)移植到高密度器件或者重新編譯設(shè)計(jì)，迅速采用其他的Altera FPGA。從另一角度看，這還是一種快速更新方法，使設(shè)計(jì)人員能夠集成功能，在電路板上減少甚至不采用MCU、DSP和其他元器件。發(fā)揮較長生命周期的優(yōu)勢

產(chǎn)品可靠性有利于降低長期TCO。而且，與Altera FPGA相比，很多MCU和DSP器件的生命周期要短得多，通常在5到7年范圍內(nèi)，這是因?yàn)樗鼈兊墓?yīng)商會比Altera更快停止供應(yīng)成熟器件，如圖4所示。Altera的策略是支持較長的產(chǎn)品生命周期，一般能夠達(dá)到15年。處理器的支持

對于出于性能原因而需要外部主機(jī)處理器的應(yīng)用，設(shè)計(jì)人員可以采用主流體系結(jié)構(gòu)，例如，Intel ATOM處理器和其他基于PCI Express（PCIe）的處理器。設(shè)計(jì)人員可以利用這類處理器體系結(jié)構(gòu)強(qiáng)大的軟件回顯系統(tǒng)。他們還可以使用這些處理器提供的高速PCIe接口，與I/O輔助芯片進(jìn)行通信，集成外設(shè)和I/O陣列，支持各種工業(yè)以太網(wǎng)協(xié)議、SATA和其他IP。圖5所示為靈活的Altera FPGA I/O輔助芯片體系結(jié)構(gòu)。

3D打印：90%是快速原型，DDM有潛力

迎九

3D打印的主流應(yīng)用有快速原型、快速制造以及個人應(yīng)用等。

“盡管3D打印已有30多年的歷史，但是實(shí)際上真正看到其價(jià)值，也就是近幾年，尤其是在中國也就是近一兩年的事。”Stratasys大中華區(qū)總經(jīng)理汪祥艮稱，2014年，中國的3D打印已走向小學(xué)、幼兒園（巧克力打印）；在高精尖領(lǐng)域，這一兩年，3D打印已用于航空航天。

我國的中央經(jīng)濟(jì)會議提出生產(chǎn)小型化、智能化、專業(yè)化將成為產(chǎn)業(yè)組織新特征。由此，智能制造、3D打印技術(shù)將是不可或缺的。目前的問題是：3D打印涉足領(lǐng)域非常寬泛，但是還沒有形成一個規(guī)范化的行業(yè)標(biāo)準(zhǔn)。

另外，在中國，90%以上都是用3D打印機(jī)做快速原型，主要還是設(shè)計(jì)環(huán)節(jié)的快速原型。不過，在3D打印中，DDM（數(shù)碼直接制造）所占的比重越來越大，在更大程度上會推動3D打印機(jī)應(yīng)用。DDM即做終端產(chǎn)品，是供終端用戶直接使用的，而不是供快速原型進(jìn)行功能、結(jié)構(gòu)、外觀測試用的。

DDM適合小批量、個性化制造。今天主要是三類：夾具和固定裝置；用于生產(chǎn)的快速模具；最終使用部件。DDM需求的潛力非常大。

從銷售層面，3D打印機(jī)公司Stratasys的發(fā)展可見一斑。亞太區(qū)是Stratasys全球增長最快的區(qū)域，中國是亞太區(qū)增長最快的區(qū)域。2014年從硬件角度來看，中國已經(jīng)連續(xù)幾個季度超過日本。但是整體銷售收入，日本還是比中國大，一個非常重要的原因是耗材，日本單臺設(shè)備的平均耗材量是中國的幾倍。

3D打印機(jī)的技術(shù)方向如何？硬件本身的功能越來越強(qiáng)，使用越來越便利，耗材種類越來越多。

現(xiàn)在非常時尚的一種說法是智能手機(jī)配合3D打印。一些智能手機(jī)已有3D掃描功能，如果加上3D打印、建模。對于非專業(yè)應(yīng)用，可以通過智能手機(jī)實(shí)現(xiàn)前期數(shù)據(jù)的輸入，再傳播到云端或者直接去進(jìn)行3D打印輸出。