淺議頻率合成器在現代無線通信收發機中的實現形式

胡習霜 玄甲輝

【摘要】 隨著科技的不斷進步，無線通信技術在人類生活中的作用越來越大。本文對現代無線通信收發機中的關鍵部件之一——頻率合成器的實現形式做了一般性的討論。首先簡要介紹了下無線通信系統中的重要組成部分——射頻收發機，對頻率合成器在無線通信收發機中的作用做了簡單說明。然后詳細介紹了頻率合成器的幾種實現方法，并分別展開描述具體實現形式。文章最后對頻率合成器的實現形式做了總結，并指出在目前的無線通信領域中應用最為廣泛的是鎖相環式頻率合成器體系結構。

【關鍵字】 無線通信 頻率合成器 射頻收發機 實現形式

一、無線通信系統的射頻收發終端概述

無線通信系統是用于發送從信源發出的信息或消息到一個或多個目的地的系統，信源產生的信息可以包括多種形式，比如圖像、語音、數據信號等。典型的無線通信系統包括信源信宿、輸入輸出換能器、發射機和接收機。

通常，接收機和發射機可以被集成設計為無線收發機。集成之后，接收單元和發射單元可以復用部分模塊，可進一步減小芯片面積。隨著市場需求的不斷提高，對收發機的指標要求也越來越高，在保持高性能的基本要求之下，還要求無線收發機具有低成本、低尺寸、低功耗等特點。

二、頻率合成器在無線通信收發機中的作用

在無線通信領域中，頻率合成器起著越來越重要的角色。在無線收發機結構中，頻率合成器作為混頻器中本振的產生源，是不可或缺的一部分。頻率合成器是將一個高穩定度和高精確度的標準參考頻率（一般是晶體振蕩器），經過倍頻或分頻等操作對它進行四則運算，最終產生一個或多個具有同樣精確度和穩定度的頻率源的電路模塊或設備[1]，它是影響電子系統穩定性和精確性的最關鍵因素之一。

在現代無線通信收發機中，頻率合成器獲得的頻率精確度和穩定度的好壞，將直接決定整個射頻收發機系統性能的好壞。

三、頻率合成器的實現形式

有關頻率合成器的研究，最早提出是在20世紀30年代，在近代電子技術發展的過程中，頻率合成器體系得到不斷發展，結構得到不斷擴充。

從這項技術提出以來，先后經歷了直接模擬式頻率合成器、直接數字式頻率合成器和間接鎖相式頻率合成器等三個階段的發展。

隨著各種現代產品中電子系統地位的與日俱升，在應用以及市場的牽引下，頻率合成器技術得到不斷快速發展，如高指標、小體積的合式頻率合成器[2]以及將鎖相和DDS相結合的混合式頻率合成器。

如表 1所示，頻率合成器大致上可分為三大類：直 接型、間接性和混合型。

3.1直接模擬式頻率合成器

直接模擬式頻率合成器是最早出現的一種頻率合成類型，它的工作原理很簡單，就是用諧波發生器、混頻器、倍頻器、分頻器和帶通濾波器電路對一個或幾個基準頻率進行四則運算，從而產生所需求的頻率信號。根據合成方式不同可分為相關合成與非相干合成兩種[3]。

直接頻率合成器可以實現快速頻率變換、低相位噪聲、幾乎任意高的頻率分辨率以及很高的頻率輸出。但是直接頻率合成要使用很多的硬設備，因而具有體積大、造價高的特點。除此，它還有另一個缺點：在輸出端會出現大量無用的寄生頻率——雜波。

在大部分應用場合，直接頻率合成方法已被采用鎖相技術的間接頻率合成方法所取代[1]。

3.2直接數字式頻率合成器

直接數字式頻率合成技術是1971年由美國學者J.T、C.M.R和B.G首次提出的，采用全數字化方式實現。一個典型的DDS系統主要由相位累加器、正弦波查找表、D/A轉換器和低通濾波器組成。DDS的輸出頻率為：

其中，K為頻率控制字，N為相位累加器的比特位長度，FC為時鐘頻率。由于受奈奎斯特定律的約束，最高輸出頻率不能高過系統時鐘的一半，一般取時鐘的40%作為上限，其頻率分辨率為FC / 2N。

DDS是一個完全數字化的系統，具有易于集成、頻率合成速度快、極快的跳頻速度、頻率切換時相位連續和極高的頻率分辨率等優點，缺點是雜散比較大、輸出頻率低、功耗較大。

3.3間接鎖相式頻率合成器

鎖相式頻率合成技術又稱為間接式頻率合成技術，是基于PLL的一種頻率合成技術。廣義的講，鎖相環電路使一個特殊系統跟蹤另一個系統。在同步狀態，振蕩器輸出信號和參考信號之間的相位差為0，或者保持常數[4]。鎖相環是一種相位誤差控制系統，它通過比較輸入信號和壓控振蕩器輸出（或分頻器后的輸出）信號之間的相位差，從而產生一個反饋電壓來控制VCO的輸出頻率，以達到與輸入信號成倍頻關系的目的。

在現代通信用收發終端機中，基于PLL的頻率合成器廣泛采用電荷泵鎖相環（CPPLL）式頻率合成器。CPP LL頻率合成器的一般系統框圖如圖 1所示。

電荷泵鎖相環式頻率合成器由鑒頻鑒相器、電荷泵、壓控振蕩器以及÷N分頻器組成。頻率合成器的輸出頻率為：

其中N為分頻器分頻比（可為整數或小數），fref為PFD的輸入參考頻率。

3.4混合型頻率合成器

混合式頻率合成技術是近幾年非常流行的頻率合成技術，主要形式有DDS激勵PLL、DDS內插PLL、DDS+倍頻、DDS+混頻等幾種合成方式[3]。

這種方案利用了DDS的高分辨率來提高PLL輸出的頻率分辨率，又能得到較高的頻率輸出，同時PLL內的環路濾波器對帶外的DDS雜散也能夠起到很好的抑制作用。但是該種混合型頻率合成器的頻率轉換時間取決于PLL。

四、頻率合成器不同實現形式總結

本文中大致介紹了目前所存在的幾種不同形式的頻率合成技術，其中，無線通信領域中應用最為廣泛的是鎖相環式頻率合成器體系結構。

這種結構的最大優點是容易在CMOS工藝上集成。在性能可滿足大多數無線通信系統指標要求的前提下，可大大節省功耗。基于ADPLL的頻率合成器一般用于數字電路，能夠糾正時鐘，實現很低的時鐘傾斜，缺點是不能夠編程。

在需要本振頻率很高的情況下，一般可采用直接模擬頻率合成器結構，缺點是功耗和體積比較大，而且成本會 比較高。綜上，可對各種頻合成器主要性能比較如表 2所示。

參 考 文 獻

[1]李智群. 射頻集成電路與系統[M]. 北京：科學出版社. 2008.8.

[2]Longiun Zhai，Yonghua Jiang，Xiang Ling，et a1.DDS-Driven PLL Frequency synthesizer for X-band Radar signal simulation[C]. IEEE Conference on Systems and control in aerospace and astronautics.IEEE，2006：344-346.

[3]楊檍，鮑景富. 現代頻率合成技術的研究進展. 電訊技術 Telecommunication Engineering. 2007， 47（2）.

[4]Roland E.Best 著 李永明 [等] 譯. 鎖相環設計、仿真與應用. 北京：清華大學出版社，2007.4