基于三模冗余加固的ASIC設計與實現

夏 輝，唐 威，黃媛媛，趙 亮

（西安微電子技術研究所，西安710065）

·大規模集成電路設計、制造與應用·

基于三模冗余加固的ASIC設計與實現

夏 輝，唐 威，黃媛媛，趙 亮

（西安微電子技術研究所，西安710065）

集成電路處于太空環境下，可能會受到單粒子效應的影響。針對單粒子翻轉的影響提出了一種三模時空冗余架構的設計和實現方法，通過了功能仿真并對抗輻照實驗進行了驗證。仿真和實驗結果表明，這種架構相對于全電路三模冗余架構面積開銷較小卻滿足了抗輻照性能的要求。

單粒子翻轉；三模冗余；時鐘樹綜合；輻射加固；專用集成電路；功能后仿真

1 引 言

隨著科技的進步，人們對于太空的探索越來越深入頻繁，對于宇航用集成電路的要求越來越高。專用集成電路在太空能否正常工作成為人們關注的焦點，抗輻照指標成為衡量專用集成電路性能的重要指標。太空輻照環境下，高能單粒子會入射到集成電路芯片的內部，并在入射路徑上發生電離，產生電子空穴對，電路的節點會吸收電子或空穴改變原有的電平，造成存儲電路或者時序電路功能異常甚至失效，這種效應稱為單粒子翻轉（SEU，Single EventUpset）［1］。據美國NGDC（national geophysical data center）統計，在美國1971年至1982年間發射的39顆地球同步衛星中，發生了1589次故障，其中由各種空間輻射效應引起的故障多達1129次，占故障總數的71%，而在輻射引起的故障中，單粒子翻轉造成的故障多達621次，占故障總數的39.08%［2］。法國地球資源衛星SPOT－1星上計算機存儲器在軌道工作的前30年期間發生了100多次單粒子翻轉事件，平均每年3～5次，通常每次SEU影響衛星工作1～3天。我國發射的航天器也有類似的故障發生［3］。

為滿足航天技術對集成電路的需求，基于單粒子翻轉的抗輻照加固技術愈發受到人們的關注。三模冗余是一種對單粒子翻轉有效的容錯技術，有效屏蔽了單粒子對電路的攻擊，保證整個電路功能的正確性［4－5］。文獻［6］中使用全電路的三模冗余架構完成電路的抗輻照加固，但是面積開銷太大，經過加固之后的電路邏輯面積增大到4～5倍。文獻［7］通過設計抗輻照雙互鎖存儲單元來實現抗輻照加固，雖然具有很好的抗輻照性能，但是設計抗輻照標準單元會明顯延長設計周期。文中介紹一種基于時空冗余的三模加固方案，具有研發周期短，面積開銷小等優點。

2 三模時空冗余

集成電路的三模冗余設計在架構上分為空間冗余和時間冗余。空間冗余設計是將要加固的模塊復制成三份，三個模塊執行相同的功能，通過增加電路規模來提高抗輻照性能；時間冗余設計是三路時鐘之間存在一定的延遲，將三路時鐘錯開，通過避免時鐘跳變邊沿附近的毛刺影響來提高電路抗輻照性能。

以一款宇航用ASIC為例介紹基于時空冗余的三模加固設計實現，該電路用于星載遙感遙測，設計采用SOI工藝，規模達20多萬門，126個功能I/O，采用半定制標準單元正向設計。

2.1 空間冗余設計

考慮到全電路三模加固帶來功耗和面積開銷太大，電路設計是功耗、面積和性能三者之間的折衷。組合邏輯中不存在反饋信號，即便有節點發生單粒子翻轉，當翻轉結束后組合電路也會恢復到原來的電位，而且實驗證明由單粒子翻轉產生的毛刺寬度一般不會超過1ns［8］。可測性設計添加的寄存器只在測試時用到，電路處于太空輻射環境下工作于功能模式時，可測性設計添加的寄存器抗輻照性能不會對整體電路的抗輻照性能造成影響，所以設計采用的加固方案不同于全電路三模冗余加固，只針對需加固模塊的寄存器進行三模加固，組合邏輯以及由可測性設計引入的寄存器不做三模加固處理，三模空間冗余架構如圖1所示。

圖1 電路的三模冗余架構

設計采用的空間冗余加固過程是為需要加固模塊中的寄存器額外生成兩個冗余寄存器并加上表決邏輯，在RTL代碼中實現比較困難，所以要對邏輯綜合之后的網表進行修改。把寄存器改為用門級描述編寫的三模冗余寄存器模塊。此外由于有三路時鐘信號，要引入時鐘生成模塊（CGU，Clock Generation Unit）產生三路時鐘，這樣修改后的網表就不是完全映射后的網表，要對網表進行再綜合，將三模冗余模塊和CGU模塊映射到綜合庫中的標準單元，得到三模冗余加固之后的網表文件。

2.2 時間冗余設計

采用的三模冗余空間設計區別于全電路冗余設計，可以解決單個寄存器的單粒子翻轉，但是存在單粒子瞬態位于時鐘沿附近跳變的問題，這就需要引入時間冗余設計來彌補這個問題。設計基于時間冗余的加固方案是將時鐘生成模塊CGU產生的三路時鐘之間產生一個時間延遲，值的大小決定了電路的抗輻照性能，值越大，可糾錯的毛刺寬度就越大，電路的抗輻照性能就越高。單粒子翻轉產生的毛刺一般不超過1ns，因此將值設置為1.2ns。

圖2 電路CGU結構圖

三路時鐘之間的延遲使得在時鐘樹綜合階段的流程發生變化。如圖2所示，全電路三模加固功能模式下的SDC約束文件對于CGU輸入時鐘in＿clk的定義為create clock。在D、E、F三個節點定義經過延遲、分頻產生的三模冗余時鐘clk1、clk2、clk3為create generated clock，clk1、clk2、clk3為同一個輸入時鐘生成的三個create generated clock。在時鐘樹綜合時，綜合工具會在三路時鐘上插入緩沖器（buffer），從輸入時鐘到達A、B、C三個節點的延遲近乎相等，無法實現基于時間冗余的容錯設計。

為解決以上問題帶來的設計實現難度，設計采用兩個功能SDC約束文件。其中之一采用上文提到的時鐘定義，用于布局布線以及時序修復；另一個約束文件專門用于時鐘樹綜合。具體做法就是在輸入端和A、B、C三個節點分別定義時鐘為create clock，在D、E、F定義時鐘為create generated clock，這樣三路時鐘的源分別為A、B、C，在進行時鐘樹綜合時，工具會從A、B、C三個節點開始生成時鐘樹，從而實現基于時間冗余的容錯設計。

3 三模設計實現

數字集成電路按照層次化抽象，一般包括輸入輸出PAD，組合邏輯，時序邏輯。為了提高電路的抗輻照性能，采用三模冗余架構，希望由單粒子翻轉引起的錯誤不會逐級傳遞。

實現電路的三模冗余架構流程如圖3所示，首先要對電路進行邏輯綜合，得到電路網表；使用Formality工具驗證網表和RTL代碼的一致性；一致性驗證通過后開始對網表進行三模處理。對需要加固的功能模塊進行空間冗余的處理，將加固模塊的寄存器擴展為三倍并加入表決器；對CGU進行時間冗余的處理，CGU生成三個互有延遲的時鐘信號，延遲關系約為clk1＋2Δt＝clk2＋Δt＝clk3。得到三模加固的網表后再次進行邏輯綜合，通過比較加固模塊的寄存器數量、延遲關系驗證時空冗余架構是否完整。驗證通過后使用IC Compiler對網表進行物理綜合，得到電路版圖，然后對版圖網表進行靜態時序分析以滿足電路建立時間和保持時間的要求，再對網表進行形式驗證，DRC/LVS驗證等。驗證通過后對帶有時序信息的網表進行后仿真，并對電路節點進行注錯分析，最后得到用于流片的版圖數據。

圖3 基于三模冗余的設計實現流程圖

從后仿真故障注錯圖4（a）可以看到，當關閉一路時鐘clk1時，即第一路時鐘所在路徑發生故障，該路寄存器無法正常采樣，其他兩路寄存器輸出結果仍正確，經過裁決后的輸出正確，空間冗余設計的正確性得到驗證。如圖4（b）所示，由單粒子翻轉產生的毛刺位于組合邏輯中且發生在時鐘邊沿時，由于時間冗余的三模設計，該跳變只會改變其中一路寄存器的值，其他兩路寄存器輸出不變，經過裁決后的輸出正確，時間冗余設計的正確性得到驗證。

4 實驗結果及分析

文中所設計的是對單粒子翻轉容錯的電路，最終電路版圖如圖5所示。

流片后實驗結果滿足航天器件的抗輻照指標要求：

圖4 后仿真故障注錯圖

圖5 電路版圖

實現的電路基于時空冗余的三模架構和全電路三模架構的性能及指標影響，如表1所示。

表1 電路性能指標的比較

表1中門數和關鍵路徑的延遲是通過EDA軟件IC Compiler分析出來的結果。通過比較結果，可發現從電路規模方面看，時空冗余三模加固架構的電路規模明顯小于全電路加固電路的規模，設計門數減少57.58%。雖然關鍵路徑的延遲稍有變大，但在用戶可接受的范圍之內。經過流片測試驗證后，設計采用的時空冗余架構同全電路三模加固架構一樣都達到了航天器件的抗輻照指標。由此可見，同全電路三模加固架構相比，有效減小了電路規模，同樣達到了抗輻照加固指標。

5 結束語

首先分析了三模冗余機理，然后針對數字集成電路的設計提出了一種抗單粒子翻轉的三模冗余架構，并將其應用于一款星載遙感遙測ASIC的設計實現中，同全電路三模冗余架構進行了對比，該架構滿足了航天器件的抗輻照標準，犧牲了較小的關鍵時序路徑的延遲，有效地減小了電路的規模。

［1］ 劉文平.硅半導體器件輻射效應及加固技術［M］.北京：科學出版社，2013.

LIUWen－ping.Radiation effect of silicon semiconductor devices and reinforcement technology［M］.Beijing：Science Press，2013.

［2］ 王長河.單粒子效應對衛星空間運行可靠性的影響［J］.半導體情報，1998，35（1）：1－8.

WANG Chang－he.The influence with reliability of motional satellite by the single－event phenomena［J］.Semiconductor Information，1998，35（1）：1－8.

［3］ 邵隆.超深亞微米器件單粒子翻轉率計算方法研究［D］.西安：西安電子科技大學，2013.

SHAO Long.Research on the calculationmethod of single event upset rate for ultra－deep submicron device［D］.Xi’an：Xidian University，2013.

［4］ 寧新權，劉步民，聶永峰.三模冗余設計在ASIC設計中的實現方法［J］.現在電子技術，2012，35（2）：128－130.

NING Xin－quan，LIU Bu－min，NIE Yong－feng.Implementation of triple modular redundancy in ASIC design［J］.Modern electronic technology，2012，35（2）：128－130.

［5］ 劉麗娜，吳全興，劉寶娟.三模冗余技術在FPGA領域的應用［J］.微處理機，2011（5）：15－17.

LIU Li－na，WU Quan－xing，LIU Bao－juan.The applications of triple module redundancy in FPGA［J］.Microprocessors，2011（5）：15－17.

［6］ 桂江華，徐睿，卓琳.基于三模冗余架構的集成電路加固設計［J］.中國電子科學研究院學報，2013（6）：643－646.

GUI Jiang－hua，XU Rui，ZHUO Lin.The research of radiation harden for ASIC［J］.Journal of CAEIT，2013（6）：643－646.

［7］ 張丹丹.DICE型D觸發器三模冗余設計實現及輻照實驗驗證［J］.半導體集成電路，2014，39（7）：496－500.

ZHANG Dan－dan.TMR realization of the DICE－type D flip－flop and the radiation harden experiment verification［J］.Semiconductor integrated circuits，2014，39（7）：496－500.

［8］ BAZE M P，BUCHNER S P.Attenuation of singer event induces pulses in CMOS combinational logic［J］.IEEE Transactions on Nuclear Science，1997，44（6）：2217－2223.

Research of Radiation Harden Based on Triple Modular Redundancy for ASIC

Xia Hui，Tang Wei，Huang Yuanyuan，Zhao Liang
（Xi’an Microelectronics Technology Institute，Xi’an 710065，China）

Integrated circuitmay be affected by the single event upset in the outer space.In this paper，a design and implementation based on triple modular time－space redundancy architecture is introduced to solve single event upset effect.The functional simulation and anti－irradiation experiment show that the architecture，with a smaller area，meets the requirements of anti－irradiation performance comparing to full triplemodular redundancy architecture.

SEU；TMR；CTS；Radiation harden；ASIC；Functional simulation

10.3969/j.issn.1002－2279.2015.05.001

TN492

A

1002－2279（2015）05－0001－03

夏輝（1989－），男，山東省威海市人，碩士研究生，主研方向：IC設計。

2015－03－18