航空發動機參數采集系統的設計與研究

韓 亮 黃 雨 侯 明 展宏圖

（中航工業西安航空計算技術研究所，陜西 西安 710000）

航空發動機參數采集系統的設計與研究

韓 亮 黃 雨 侯 明 展宏圖

（中航工業西安航空計算技術研究所，陜西 西安 710000）

在對國內外現役飛機電子座艙顯示系統研究的基礎上，設計了一種DSP+FPGA結構的數據采集系統。能夠采集航空發動機的各項參數，并且可應用于具有數字多功能顯示器的新型電子座艙系統。系統有效的實現了各種信號的采集以及對頻率信號的濾波。

DSP+FPGA；異步通信單元；ADS8364；頻率量濾波

1 引言

發動機參數采集及顯示系統是飛機座艙的重要組成部分，國外先進飛機座艙上都配有數字多功能顯示屏，傳統飛機座艙為模擬組合儀表顯示，其精度低、可靠性差、體積大，布局凌亂。而采用數字多功能顯示屏能夠克服模擬儀表的以上缺點，而且有耗電小，無閃爍，重量輕等優點。本文設計了一種數據采集系統的硬件平臺，可應用于裝配有數字多功能顯示器的新型電子座艙系統，能夠實時，精確采集發動機的滑油壓力、燃油壓力、滑油溫度、燃油溫度、發電機溫度、發動機氣缸頭溫度、發動機轉速、火警信號等參數。

2 系統組成

所示。

圖1 系統結構圖

本數據采集系統采用主處理器DSP加協處理器FPGA架構實現，主要完成對模擬量、頻率量和離散量三類信號的周期采集，并將采集結果通過異步通信單元分別傳送給數字多功能發動機參數顯示器、飛機飛行參數采集器和備份設備。

系統中DSP選用TI公司的32位定點DSP TMS320F2812芯片[1-2]，FPGA采用A1tera公司EPlC6系列，邏輯單元共5980個，支持接近12萬門的設計，滿足大部分系統設計要求[3]。AD轉換采用3片TI公司的轉換芯片ADS8364六通道同步采樣16位模數轉換器，采用5V工作電壓[4]。異步通信單元采用TI公司的4路串口協議芯片TL16C554。在FIFO方式下，16字節FIFO緩沖每個發送器和接收器以減小CPU中斷的次數[5]。系統結構圖如圖1

3 系統硬件設計

3.1 模擬量信號調理電路

系統中模擬量信號主要為溫度信號與壓力信號。溫度信號與壓力信號分別為熱電偶和壓力傳感器輸出的毫伏級差分電壓信號。模擬量有效采 集范圍為0mv～52.10mv。為了保證了采集的精度，使輸入信號與AD轉換所需要的信號電壓相匹配，并避免在零下溫度環境下熱電偶輸出負電壓對系統產生影響，對模擬量信號應進行相應的調理。將信號進行差分偏置放大轉換為單端電壓信號，進行一級電壓跟隨后進入ADS8364芯片進行采集。差分放大倍數為40倍，偏置電壓為2.5V。放大后為0V~2.2V，加上偏置電壓后模擬量信號范圍約為2.5V~4.7V，可滿足設計要求。2.5V偏置電壓由ADS8364提供，其內部可輸出2.5V的參考電壓。模擬信號調理電路如圖2所示。

圖2 模擬信號調理電路

3.2 離散量信號調理電路

系統中兩路離散量信號均為28v的火警模擬量信號，須將其轉換為DSP的GPIO口可采集的3.3v信號，調理電路采用光耦實現轉換。電路如圖3所示。

圖3 離散信號調理電路

3.3 頻率量信號調理電路

系統中頻率量信號主要為發動機轉速信號與燃油流量信號。轉速信號來源于轉速傳感器，其輸出幅值為0v～5v的方波，有效頻率采集范圍為0Hz～70Hz。流量信號來源于流量傳感器，其輸出幅值為-1v～1v的正弦波，有效頻率采集范圍為0Hz～2277Hz。由于頻率量信號為具有不同幅值的方波和正弦波兩種形式，采集時對于幅值為0V~5V的方波應通過光耦將其整形為DSP捕獲單元可以計數的幅值為0V~3.3V的方波。對于幅值為-1V~1V的正弦波，先通過加法器電路與3.3V基準電壓相加，使其成為2.3V~4.3V的正弦波，再經過電壓比較器與3.3V基準電壓比較，變為幅值為0V~3.3V的方波，再經過光耦整形后進入FPGA濾波模塊進行濾波，最后到DSP的數據捕獲單元進行計數。頻率信號調理電路如圖4所示。

圖4 頻率信號調理電路

3.4 模擬量信號采集接口電路

模擬量信號采集時，DSP使能外部存儲空間片選2（XZCS2），通過地址總線（XA0～XA18）向FPGA中AD轉換控制模塊寫入采集信號所在AD芯片的地址，AD轉換控制模塊使能相應AD芯片的片選以及相應的HOLD信號啟動轉換，采集后完成后ADS8364產生EOC信號，DSP通過地址總線發送需要讀取存放采集結果寄存器的地址，通過（A1～A2）選中此寄存器，并使能讀信號WE，結果由數據總線讀回DSP進行處理。BYTE 引腳接低電平，每一個讀操作均輸出十六位數據。接口電路如圖5所示。

圖5 ADS8364與DSP接口電路

3.5 頻率量信號與離散量信號采集接口電路

頻率量信號調理電路后，經過FPGA中的濾波模塊后送到DSP的數據捕獲單元1、2進行采集。離散量信號調理后直接接入DSP的GPIO1、2進行采集。接口電路如圖6所示。

圖6 頻率量信號與離散量信號采集接口電路

3.6 異步通信單元接口電路

采集后結果由DSP進行運算并且打包處理，DSP使能外部存儲空間6引腳（XZCS6），通過地址總線（XA0～XA18）向FPGA中的通信控制模塊寫入需要發送通道的地址，通信控制模塊使能相應通道的片選CSA～CSD，使能寫信號IOR，通過數據總線（D0～D7）將數據寫入TL16C554的FIFO接受緩沖器，采集結果發送至相應的數據接收設備后，發送就緒信號TXRDY有效。接口電路如圖7所示。

圖7 TL16C554與DSP接口電路

4 頻率量濾波器設計

高速光耦可將傳感器輸出中的毛刺信號轉換為干擾頻率量，毛刺的寬度在0us～2us之間。需采集頻率信號的最高頻率為2277Hz，所以系統需要采集的最小有效信號寬度約為1/3ms。毛刺寬度遠小于有效信號寬度。濾波時鐘由80MHz時鐘經過8分頻器后得到10MHz提供。設置5us以下信號時干擾信號。濾波器采用有限狀態機設計，共分為初始狀態（001）、邊沿檢測狀態（010）、計數狀態（100）、信號輸出狀態（101）和參數清零狀態（110）5個狀態。狀態跳轉過程如圖8所示。

圖8 濾波器狀態跳轉過程

5 系統軟件設計

5.1 DSP初始化程序設計

DSP的主要任務是初始化、管理板上的資源和實現前端數字信號處理的算法。以TI公司提供的CCS為集成開發環境。系統上電復位后, 首先完成DSP自身的初始化,包括配置FLASH塊、設置I/O模式、定時器模式、中斷等。流程圖如圖9所示。

5.2 AD采集子程序設計需的HOLD保持信號，啟動轉換。待ADS8364 轉換完成時，產生EOC中斷信號給FPGA ，DSP接收到FPGA的C_END信號后，對所需的通道結果寄存器進行讀操作，將轉換完的數據讀出。流程圖如圖10所示。

圖9 系統初始化流程圖

圖10 AD轉換流程圖

6 結束語

設計了一種DSP+FPGA結構的數據采集系統。對模擬量、頻率量和離散量信號都設計了調理電路，針對頻率量實現了濾波處理。本系統能夠實時、精確的采集航空發動機的各項參數，并且可應用于裝配有數字多功能顯示器的新型電子座艙系統。便于飛機座艙系統中顯示儀表由精度低、可靠性差、體積大，布局凌亂的模擬組合式向耗電小，無閃爍，重量輕的新一代數字式電子座艙系統的升級。

[1] 朱銘皓,趙勇,甘泉.DSP應用系統設計[M].北京電子工業出版社,2002.

[2] 張雄偉,曹鐵勇. DSP芯片的原理與開發應用(第二版) [M].北京:電子工業出版社,2008.

[3] 劉寶琴.ALTERA 可編程器件及其應用[M].北京:清華大學出版社,1995.

[4] Atalik，Deniz,Koc.Multi-DSP and FPGA-Based Fully Digital Control System for Cascaded Multilevel Converters Used in FACTS Applications[J].IEEE transactions on industrial informatics,2012,(3):12-16．

[5] Ming-Huan,LeeKuo-Kai,ShyuPo-Lei Lee.Hardware Implementation of EMD Using DSP and FPGA for Online Signal Processing[J].IEEE Transactions on Industrial Electronics, 2011,(6):83-87．

在外部時鐘信號的作用下，DSP通過FPGA提供ADS8364所

Design of Aeroengine Parameter Sampling System

Design of a DSP + FPGA structure of the data acquisition system on the basis of electronic cockpit display system of active fighter at home and abroad. Able to collect the aero engine parameters, and can be applied to the new electronic cockpit with multifunction digital display systems. The system is effective to achieve the acquisition of the various signals and the frequency signal can be effectively filtering.

DSP + FPGA structure; Asynchronous communication unit; ADS8364; Frequency filtering

TP368

A

1008-1151(2015)03-0024-03

2015-02-15

韓亮（1985－），男，陜西咸陽人，中航工業西安航空計算技術研究所助理工程師，研究方向為計算機應用。