磁電式轉速傳感器單電源信號調理電路設計

周澍 張旻 周振超

（富士通南大軟件技術有限公司）

轉速測量方法主要有磁電式和霍爾式2種，它們都利用傳感器和測速齒盤之間的相互作用來測量轉速。不同的是磁電式轉速傳感器是一種無源傳感器，不需要輔助電源就能將被測對象的機械能轉換成易于測量的電信號[1]。且由于結構簡單及安裝間隙精度要求低等優點被廣泛用于發動機電子控制系統中。目前高校或科研院所通常采用雙電源運算放大電路調理磁電轉速信號，雙電源的電路設計帶來了模擬地的零電位偏移以及電源模塊冗余問題。針對這一系列課題，文章提出引入虛擬地等設計的單電源轉速調理電路設計方案，該電路能向發動機控制器點火同步等模塊提供精準的基準脈沖信號。

1 磁電式轉速傳感器結構及工作原理

磁電式轉速傳感器的工作原理，如圖1所示。

斷路環的感應電動勢公式，如式（1）所示。

式中：UM——磁電式轉速傳感器的輸出電壓幅值，V；

UM取決于N和而既和凸齒/缺齒與傳感器的間隙有關，也和齒盤的轉速有關。由式（1）可知，在齒形和齒間距固定不變的情況下，dΦ在不同轉速下不變，UM將隨n的升高而線性增大[2]。

在發動機啟動階段（平均轉速為100～200 r/min），磁電式轉速傳感器的輸出信號幅值只有0.2～1.0 V；但在發動機高速工況（平均轉速達5 000～6 000 r/min）時，輸出信號幅值可超過50 V。

N——線圈的匝數；

Z——齒數；

Φ——磁通量，Wb；

n——轉速，r/min。

2 磁電式轉速傳感器信號調理電路設計

磁電式轉速傳感器信號具有幅值隨轉速的升高而線性增大等特點，所以需要經過一系列調理后才被輸入到單片機的捕獲模塊。圖2示出采用Proteus軟件設計的磁電式轉速傳感器信號調理電路，該電路主要由低通濾波電路、鉗位電路、電壓跟隨電路及遲滯比較電路四部分構成。

2.1 低通濾波電路

低通濾波電路由R2和C1組成，濾除信號中頻率較高的干擾波。根據工程經驗，R2和C1存在匹配關系，選取1組匹配的即可，因此R2和C1的值可以通過式（2）計算得到，f通過當前發動機允許最大轉速及齒數計算獲得[3]。

式中：f——發動機最大轉速對應的頻率，Hz；

R——濾波電阻，Ω；

C——濾波電容，F。

2.2 鉗位電路

D1和D2選用肖特基二極管S100，利用其導通特性構成的鉗位電路將電壓信號鉗在±0.85 V，防止高轉速產生的高電壓損壞電路[4]。

2.3 電壓跟隨電路

通過R7和R8分壓電路獲得2.5 V電壓，再經過由LM358構成的電壓跟隨電路，作為虛擬地輸出轉速調理電路。此時Vnode2測到的轉速信號是以（2.5±0.85）V幅值變化的方波。

2.4 遲滯比較電路

遲滯比較電路即施密特電路，該電路可以有效屏蔽由LM393反向輸入信號在門限值附近因信號噪聲而帶來的干擾。此外，由于遲滯比較電路帶來的正反饋遠比電路中的寄生耦合強很多，故遲滯比較電路還可免除由電路寄生耦合產生的自激振蕩。

該設計在發動機低轉速工況時效果明顯，可以有效過濾因低轉速產生的信號毛刺。

2.5 信號調理效果

測試臺架模擬發動機常速工況（2 000 r/min），分別獲取觀測點Vnode1和Vnode2的電壓波形圖，如圖3所示。由圖3a可見，遲滯比較電路的輸入是以（2.5±0.85）V幅值變化的方波信號；由圖3b可見，遲滯比較電路的輸出是標準的TTL電平的轉速信號。

3 性能測試及試驗數據分析

3.1 測試目的

本次項目的發動機有效轉速為4 00～6 000 r/min，在此轉速區間控制器需要獲得穩定可靠的轉速信號，所以需要通過測試臺架對本電路設計進行性能驗證。本次測試主要目的是統計在一定時間內發動機處于各種工況下調理后的轉速信號的毛刺數，用于分析該電路設計的實用性及可靠性。

3.2 測試臺架及測試方法

圖4示出發動機轉速測試臺架，它是模擬真實發動機運行時的轉速信號采集機構，主要由凸輪軸/曲軸碼盤、磁電轉速傳感器、直流有刷電機及驅動器構成。通過旋變電位器進行電機轉速控制，并通過霍爾信號將當前電機轉速值反饋到LED顯示。單片機通過捕獲模塊對調理后的脈沖進行脈寬計算，在電機進入穩定轉速狀態后，單片機捕獲的前后脈沖寬度差值達到5%脈寬，即視為毛刺信號并進行計數統計。

3.3 數據分析與結論

通過測試臺架模擬發動機在低速（400 r/min）、常速（2 500 r/min）及高速（6 000 r/min）3種工況下產生的磁電傳感器信號，并針對各工況進行6 h壓力測試，測試結果毛刺數均為0。因此可以看出，該轉速信號調理電路可以長時間保持調理信號的高可靠性，零毛刺的信號調理效果大大降低了發動機控制軟件對于轉速信號的濾波成本，提高了控制器點火同步的精度，完全滿足性能需求。

4 結論

該磁電式轉速調理電路設計在完全滿足寬范圍轉速信號調理性能需求的前提下，采用單電源形式解決了通常信號調理電路對負電源的依賴，降低了控制器的硬件成本及電路布局的負荷。臺架測試試驗表明，該電路設計毛刺少，穩定性高。綜上，本設計方案簡潔、穩定、可靠，具有較高的設計參考價值。