基于AD9361的軟件無線電平臺設計與實現

姜 浩，張 治

(北京郵電大學泛網無線通信教育部重點實驗室，北京100876)

在1992年5月的美國全國電信會議上［1］，J.Mitole首次提出軟件無線電(SDR)，之后便受到廣泛的關注和研究，軟件無線電的基本思想是數字化在靠近天線的前端進行，所需要的處理都通過高速數字信號處理單元中的軟件來實現。然而，在實際應用中，由于其要求極高的軟硬件處理能力，因此，直到現在，純粹的軟件無線電概念并沒能在實際產品中得到廣泛應用。

如今，大多軟件無線電平臺用離散器件搭建，但離散器件功耗大，系統成本高，需要設計人員有很豐富的硬件設計和射頻信號處理經驗，另外，對軟件方面的要求門檻也很高，并且，隨著LTE技術的發展，TD-LTE和FDD-LTE兩大通信標準共存，全球所需要支持的頻段多達40多個，傳統的軟件無線電設計方案需要設計不同的硬件平臺來支持不同的制式和頻段，開發周期長，設計成本高，需要投入大量的人力、物力，給軟件無線電的商業化提出了挑戰。

然而，隨著集成技術的發展，ADI推出的AD9361集成射頻捷變收發器為上述問題提供了解決方案，引起了軟件無線電領域研究人員的極大關注，被稱為SDR應用領域的革命性解決方案［2］。在此背景下，本文提出了一種基于AD9361的軟件無線電平臺設計方案，并實現了基于此芯片的軟件無線電系統平臺的研制開發，且對其部分性能進行了測試。實踐表明，AD9361捷變收發器在軟件無線電領域有著良好的應用前景。

1 AD9361結構與特點

1．1 AD9361 芯片結構

AD9361是ADI公司推出的一款面向3G和4G基站應用的高性能、高集成度的射頻捷變收發器，采用10 mm×10 mm、144引腳芯片級球柵陣列封裝［3］，芯片的內部結構如圖1所示。

芯片采用了零中頻架構［4］，將整個射頻以及中頻信號電路集成在一個芯片中，包括射頻放大器、模擬濾波器、混頻器、解調器、12位的ADC和DAC的RF2×2收發器，另外還集成了收發通道的頻率合成器，同時為每個接收子系統集成了獨立的自動增益控制(AGC)、直流失調校正、正交校正和數字濾波電路［5］，消除了數字基帶中提供這些功能的必要性，每個通道搭載兩個高動態范圍ADC，先將收到的I信號和Q信號進行數字化處理，然后將其傳過可配置抽取濾波器和128抽頭有限脈沖響應(FIR)濾波器［6］，以相應的采樣率生成12路輸出信號。此外，完全集成的鎖相環(PLL)可為所有收發通道提供低功耗的N分頻頻率合成功能，并且芯片集成了頻分雙工(FDD)系統需要的通道隔離，還集成了VCO和環路濾波器件。

圖1 AD9361芯片架構圖

1．2 AD9361 性能特點

AD9361的工作頻率為70 MHz～6 GHz，涵蓋了大部分特許執照和免執照頻段，支持可調諧200 kHz～56 MHz的通道帶寬，且具有高度的可編程能力，發射器采用了直接變頻架構［4］，可實現較高的調制精度和較低的噪聲，在接收通道，接收噪聲系數可以做到小于2.5 dB，此外，該芯片的EVM可以做到小于-40 dB，可為外部功率放大器的選擇留出客觀的系統裕量，并且，芯片還支持AGC自動增益和更加靈活的手動增益模式，支持外部控制。

2 基于AD9361的軟件無線電系統的設計

2．1 軟件無線電系統

軟件無線電系統的設計如圖2所示，該系統射頻端采用4片AD9361使單系統支持8×8 MIMO，該系統在一塊PXIE Hybrid 8 slots高速背板上搭載了4塊數字板，每塊數字板上搭載一塊AD9361和一塊FPGA，背板通過PCIE接口與數字板和主控相連，FPGA與AD9361通過SPI接口完成控制通信。FPGA主要功能是完成時序控制，為AD9361提供數據接口，以及通過PCIE與背板連接于上位機完成交互。

圖2 軟件無線電系統架構

2．2 SPI接口設計

AD9361與FPGA的接口分為數據接口和控制接口，芯片之間的數據交互通過12 bit的DAC/ADC接口傳輸，支持6路差分(LVDS)信號和12路單端(CMOS)信號，IQ單路最大采樣速率可達61.44 MHz;FPGA對AD9361的控制信息通過PCIE轉SPI的控制接口進行傳輸，FPGA與上位機通過PCIE接口傳輸信息，配置過程中上位機對射頻端的寄存器控制通過PCIE接口寫到內存(DDR)中，FPGA通過PCIE轉SPI接口傳給射頻端，射頻段完成配置，實現實時的射頻參數和工作狀態的配置。

數據的發射過程主要分為兩個階段，如圖3所示，第一階段PC端通過PCIE接口將數據和控制信息寫入先進先出(FIFO)隊列中［7］，再通過讀FIFO將數據讀到DDR中，第二階段從DDR中讀數據到另一個FIFO中，之后FPGA再從FIFO讀數據傳給射頻段完成發射配置功能，過程中使用了FIFO作為數據的緩沖機制。同樣，接收鏈路也分兩個階段，如圖4所示，第一階段RX模塊將接收到的數據通過FIFO機制依次寫入DDR中，階段二上位機通過DMA傳輸讀取DDR中的數據。

圖3 數據接口發射過程

2．3 ENSM狀態機設計

AD9361收發器包含有使能狀態機，允許狀態的實時切換，因此，該系統通過使用SPI接口實時更改寄存器值來實現狀態的實時切換，系統支持FDD與TDD兩種通信模式，可以通過更改寄存器0x013［0］的值來實現兩種模式的切換，當0x013值為0時，系統進入TDD模式，值為1時進入FDD模式，兩種模式下系統狀態切換分別如圖5所示，灰色框圖表示會自動進入的狀態，為了進入WAIT狀態，需設置TO_ALERT為0，同樣，若要進入 RX、TX或 FDD模式，設置 TO_ALERT為1，而進入睡眠模式需要在WAIT模式前提下，禁用AD9361的時鐘和鎖相環。在默認狀態下，SPI控制是被禁用的，初始化過程中，設置Force Alert State為1，設備強制進入ALERT狀態，之后通過配置相應寄存器值使設備進入上述各狀態。

圖4 數據接口接收過程

圖5 TDD與FDD使能狀態圖

2．4 接口軟件設計

首先，基于Linux操作系統較Windows系統有相對簡單穩定的系統架構，豐富的開源資源以及更好的實時性［8］，可以更好地滿足系統平臺的要求，降低開發難度，因此該系統軟件設計選用基于Linux的開發環境。

接口軟件主要實現的功能是完成對AD9361芯片的初始化配置以及實時性的控制，并為用戶提供一個簡單的控制界面，界面用 QT語言［9］編寫，接口軟件主要實現的功能有AD9361的初始化，通信模式休眠、FDD、TDD等工作狀態的切換，信道帶寬、本振頻率、采樣頻率等關鍵射頻參數的配置，RX手動增益控制與AGC自動增益控制的切換，單、雙音信號及文件信號的發送。軟件界面接口如圖6所示。

圖6 控制界面(截圖)

3 系統測試

3．1 單音波通信試驗

首先，對軟件控制性能實施測試，通過用戶界面對衰減、發射頻率、采樣頻率、帶寬等參數進行配置，通過參數返回值以及頻譜儀來觀察系統的控制情況，結果顯示，能正確的對系統進行配置。

之后，對系統進行了單音信號的發送測試，頻率為2 MHz的單音信號如圖7所示，實驗表明單音信號能正常發送。

圖7 單音信號(截圖)

3．2 QPSK 通信試驗

之后，對系統文件發送進行測試，發送已知QPSK數據文件，中心頻率為2.5 GHz，通過頻譜儀接收數據與MATLAB仿真數據進行對比，大致判斷通信效果。圖8為MATLAB仿真頻譜，圖9為實際接收到頻譜，綜合對比得出QPSK通信成功。

3．3 LTE 通信試驗

用系統發送長度為40 ms，采用64QAM調制的LTE-TDD數據，通過頻譜儀選件接收數據并對數據進行解調分析，圖10為解調結果，通過參數對比，雖然其性能還有待進一步提高，但總體來說驗證了LTE通信成功。

圖8 MATLAB仿真信號頻率(截圖)

圖9 實際接收頻譜(截圖)

圖10 LTE解調結果(截圖)

4 結語

本文詳細介紹了基于AD9361的新一代軟件無線電平臺的結構及實現過程，本系統通過使用AD9361集成收發器代替分立器件射頻段搭建，降低了軟件無線電系統的開發周期與成本，并對系統的初步性能進行了驗證，證明了AD9361捷變收發器在軟件無線電領域良好的應用前景，隨著系統的進一步開發，本系統性能還有很大的提升空間。

［1］楊小牛，樓才義，徐建良.軟件無線電技術與應用［M］.北京:北京理工大學出版社，2010

［2］馮超.ADI推出SDR應用的革命性解決方案——AD9361［EB/OL］.［2015-03-28］.http://home.eeworld.com.cn，2013.

［3］余蓮.AD9361:基于突破性技術 促進軟件定義無線電應用［J］.電子技術應用，2013(11):1-2.

［4］劉寶玲.電子電路基礎［M］.北京:高等教育出版社，2013.

［5］高西全，丁玉美.數字信號處理［M］.西安:西安電子科技大學出版社，2008.

［6］劉立康，黃力宇，胡力山.微機原理與接口技術［M］.北京:電子工業出版社，2010.

［7］王世江.鳥哥的Linux私房菜［M］.北京:人民郵電報社，2010.

［8］ BLANCHETTE J，SUMMERFIELD M.C++GUI Programming with Qt 4［M］.北京:電子工業出版社，2008.

［9］張志涌，楊祖櫻.MATLAB教程R2012a［M］.北京:北京航空航天大學出版社，2010.