CPCIe X1適配卡的關鍵技術

秦 濤，周 強，劉亞斌

（北京航空航天大學 自動化科學與電氣工程學院，北京100191）

0 引 言

PCI Express（PCIe）總線是繼傳統PCI總線后新興的第三代I／O 總線標準，其單個收發通道的傳輸速率可高達2.5Gbps，未來可達到5.0Gbps。PCI Express總線的突出特點是以協議替代了傳統的同步或異步時序邏輯總線接口，具有傳輸速率高、節省硬件資源、無串擾、無碼間干擾、無信號偏移、無直流偏置等突出特點［1］。

CompactPCI Express（CPCIe）繼承和保留了Compact－PCI的傳統技術優勢，采用了高可靠歐卡結構，改善了散熱，提高了抗振動和耐沖擊能力。同時，CPCIe兼容PCI Express總線的全部接口協議，采用2mm 密度的高速針孔連接器替代PCI Express中的金手指式互連方式，進一步提高了可靠性［2］，保持了高速差分信號完整性。

由于CPCIe采用了歐洲卡的結構規范，致使CPCIe功能卡在機箱中的布置非常緊湊，幾乎無法方便地進行相關的測試、調試和開發工作。同時，CPCIe相關的控制器和機箱比較昂貴，構建一套CPCIe平臺的成本高。

因此，非常有必要在PCIe環境下為各種CPCIe功能卡提供一個既符合接口協議、成本低廉，又便于測試、調試和開發的適配卡。

1 適配卡設計

CPCIe X1適配卡結構如圖1所示。利用該適配卡可以實現在工控機或臺式機的PCI Express X1、X4、X8、X16總線擴展槽中對CPCIe X1 各種功能卡的測試、調試和開發。從而為CPCIe功能卡提供了一個既符合PCIe協議、成本低廉，又便于測試、調試和開發的環境。

圖1 CPCIe X1至PCIe X1適配卡結構

該適配卡主要由以下6 部分組成：阻抗控制PCB 板、轉接PCB板、CPCIe電源插座、CPCIe信號插座、PCIe X1金手指接口和擋板。CPCIe電源插座是一個彎針插座，實際上就相當于CPCI Express標準中的XJ4插座，而CPCIe信號插座是一個直針插座，實際上就相當于CPCIe標準中的XJ3插座。

阻抗控制PCB板設計成L 形，下部不只有PCIe X1金手指接口，左側可以安裝擋板，便于固定。阻抗控制PCB板L 形缺口位置恰好預留出空間可以插入CPCIe轉接板，同時也有效縮短了轉接過程中信號線的物理長度，降低了信號衰減。阻抗控制PCB 板其余尺寸規格均符合PCIe接口卡標準要求。

適配卡結構中設計有轉接PCB 板，其主要原因是通用的CPCIe電源插座只有直針形式，尚無彎針形式。因此，只能采用一個轉接PCB板將直針CPCIe電源插座和L 形的阻抗控制PCB板進行電氣和機械連接。

PCIe X1金手指接口位于阻抗控制PCB板的下部邊緣，用于與PCIe X1插槽進行物理連接，傳遞信號和電源。CPCIe信號插座位于阻抗控制PCB板的上部邊緣，采用2mm密度的高速針孔連接器，用于與CPCIe X1 中的XP3 信號插頭進行物理連接，傳遞信號。CPCIe電源插座安裝在轉接PCB板上，用于與CPCIe X1中的XP4電源插頭進行物理連接，傳遞電源。阻抗控制PCB 板是一個典型的4層阻抗控制電路板，用以高速、低損耗、短距離地傳輸PCI Express X1金手指接口中的低擺幅差分信號 （典型的如LVDS信號）至CPCIe信號插座。阻抗控制PCB板疊層設計如圖2所示。

由于PCIe總線采用了高速低擺幅差分信號，理論傳輸速率高達2.5 Gb／s。因此，為了實現適配卡不影響PCIe X1至CPCIe X1中高速差分信號的傳輸質量，保證其信號完整性，需要在設計之前對適配卡電氣特性提出相應要求，在PCB布局布線設計后通過HyperLynx BoardSim 仿真對特性阻抗控制電路板進行信號完整性分析，PCB 板加工生產后對關鍵信號線的特性阻抗進行測量，最后再通過大量在線測試實驗驗證該設計是否可行。

圖2 阻抗控制PCB板疊層設計

2 電氣特性研究

PCIe X1總線采用了雙通道串行傳輸模式，每通道由兩對LVDS差分線對構成，分別為發送TX 和接收RX，單向的數據傳輸速率可達2.5Gb／s。PCIe電氣規范定義了發送器和接收器驅動特性，主要包括時鐘、阻抗和終結、DC共模電壓、ESD 保護、短路支持、差動峰值電壓、差動峰值到峰值電壓、AC耦合、相位偏移等特性。從信號完整性的角度看，最為關鍵的是收發差分鏈路的特性阻抗和線路損耗。

2.1 特性阻抗

對于適配卡相關的高速差分信號，若不能做好阻抗匹配設計，必定會引起傳輸線上信號的反射。要做到抑制反射干擾，要求在設計PCB時綜合考慮布局和布線，對于線型、線長、線寬、線距需要做精細的設計。盡可能做到始端、負 載 阻 抗 和 終 端 的 阻 抗 匹 配［3－5］。

CPCIe規范要求高速差分信號線的差分特性阻抗為100 Ω±10Ω，信號線對參考地的單端特性阻抗為50Ω±10Ω。信號線的特性阻抗與PCB 板材、板層結構、線寬、線距等密切相關。適配卡設計中選用了常用的FR－4材料，以求降低成本。由于PCB板采用了4層疊層結構，只有頂層和底層用于布線，中間兩層為接地層，因此高速差分信號線均采用了微帶線 （micro strip line）。微帶線特性阻抗計算公式如下

式 中：Z0——傳 輸 線 為 阻 抗，εr——材 料 的 介 電 常 數，H——參考層間距，W——走線寬度，T——走線高度。

為了能夠使阻抗控制PCB 板滿足特性阻抗要求，PCB布線設計中差分信號線線寬設計成5mil，差分信號線對中的兩條信號線的之間的間距設計為7mil，不同的差分信號線對之間的距離設計成至少大于20mil［6］。同時，設計中采用了蛇形走線方式實現差分信號線對的完全對稱 （等長），典型蛇形走線方式如圖3、圖4所示。通過特性阻抗仿真計算軟件SI9000計算，可得到差分信號線的差分阻抗為101.8 Ω，單端阻抗為51.78Ω，可以滿足特性阻抗設計要求。

圖3 頂層差分信號線對蛇形走線設計

圖4 底層差分信號線對蛇形走線設計

2.2 線路損耗控制

CPCIe X1總線規范要求由發送器所驅動的差動峰值到峰值電壓VTX－DIFFp－p在800mV （最低）到1200mV （最高）之間；而接收器通過使用差動接收器放大器來檢測差分鏈路上的電壓差值，接收器可檢測的差動峰值到峰值電壓VRX－DIFFp－p在175mV （最低）到1200mV （最高）之間。

CPCIe X1總線鏈路的線路損耗可由發送器驅動電壓和接收器接收電壓確定。發送器驅動一個最低的800 mV 差動峰值到峰值電壓VTX－DIFFp－p，接收器的靈敏度被設計成最低可檢測175mV 的差動峰值到峰值電壓VRX－DIFFp－p，則允許的損耗VLOSS可用下式進行計算

也就是允許的最大損耗為－13.2dB。

為了盡可能的降低線路損耗，CPCIe信號插座設計選用了ERNI 公司的專用2 mm 高速差分插座 （型號：204781）。該型號插座有30 個差分信號對，允許最高傳輸速率可達3.0Gb／s。而且其插入損耗小于1dB，差分信號接插件差分特性阻抗為100Ω。

同時，最為有效的降低線路損耗的方法是盡量減少適配卡中接收、發送高速差分線的布線長度。阻抗控制PCB板中，PCI Express X1 金手指接口的位置由PCIe規范限定，因此CPCIe信號插座的設計位置直接影響到接收、發送高速差分線的布線長度［7］。一方面，CPCIe信號插座應盡量靠近PCIe X1金手指接口，也要保證阻抗控制PCB板具有一定的機械強度；另一方面，CPCIe電源插座和轉接PCB板也都制約了CPCIe信號插座的位置。設計中給出的CPCIe信號插座的位置，綜合考慮了上述因素，PCB 布線中也盡量縮短高速差分線的長度。經實際測量，發送差分線長度約為2.44Inch （62.0 mm），接收差分線長度約為2.22Inch （56.4mm）。

3 仿真分析

仿真分析是對適配卡設計進行驗證的有效手段之一，可以消除設計隱患，提高設計成功率。設計中選用Hyper－Lynx軟件作為適配卡高速PCB仿真工具［8－10］。

3.1 仿真模型與流程

仿真分析參考選用了XIO2001的IBIS模型作為仿真模型，XIO2001是一種單功能PCI Express X1至PCI的橋芯片，其中PCI Express X1 接 口 完 全 符 合PCI Express基 本規范修訂版2.0。

BoardSim 用于布線后快速地分析設計中的信號完整性問題，利用HyperLynx進行PCB板高速信號仿真的一般流程為：

（1）將＊.HYP 文 件 調 入HyperLynx 創 建 工 作 文 件＊.HYP；

（2）檢查調入PCB文件的疊層信息，如有必要可進行修改；

（3）選擇需要的高速信號進行仿真；

（4）選擇該信號的IBIS模型；

（5）將仿真示波器的探頭連接到信號線上，打開仿真示波器，開始對該信號進行仿真。

3.2 損耗仿真

通過以上仿真步驟，將XIO2001中PCI Express X1的IBIS模型加載到適配卡阻抗控制PCB 板的差分信號對上，發送端和接收端信號仿真結果如圖5所示。

圖5 發送端和接收端信號波形

圖5中線1為發送端信號波形，線2為接收端信號波形。通過觀察示波器可知發送器差動峰值到峰值電壓VTX－DIFFp－p＝830mV，接收器差動峰值到峰值電壓VRX－DIFFp－p＝660mV，衰減損耗為－1.99dB，即鏈路具有1.99dB的損耗，滿足設計要求。

4 測試驗證

在測試驗證中，選用了具有CPCIe X1接口功能的實驗卡，該實驗卡采用Altera Cyclone IV 系列IP硬核實現PCIe X1總線接口功能。測試中先將適配卡插入工控機的PCIe X1接口中固定牢固 （如圖6所示），而后將CPCIe X1接口的實驗卡再插入適配卡中。也就是通過適配卡將具有CPCIe X1接口的實驗卡轉換為PCIe X1接口后插入具有PCI Express X1接口的工控機中進行實驗。具體實驗配置如圖7所示。

圖6 適配卡插入PCIe X1接口

圖7 CPCIe X1實驗卡和轉接卡的連接

將CPCIe X1實驗卡、適配卡和工控機連接好后，工控機啟動后能夠正常發現設備 （CPCIe X1 接口卡），如圖8所示；上位機能夠通過WinDriver對設備進行正常的讀寫寄存器以及數據發送和接收，如圖9所示。

測試驗證結果表明，設計的CPCIe X1至PCIe X1適配卡能夠實現在PCI Express X1插槽中對CPCI／PXI Express X1實驗卡的測試、調試和開發。

5 結束語

圖8 CPCIe X1接口卡設備信息

圖9 CPCIe X1數據發送和接收

本文設計、實現了一種CPCI Express X1 適配卡，通過HyperLynx BoardSim 進行了信號完整性分析和實際測試實驗驗證。仿真分析和實驗結果均表明該適配卡具有以下特點：在不影響PCI Express X1和CPCIe X1信號的質量和功效的前提下，拓展了現有PCI Express X1插槽的應用范圍，使其可以兼容CPCIe X1功能卡 （擴展卡），大幅度降低CPCIe X1功能卡 （擴展卡）開發、測試、調試的難度和成本，結構簡單、使用非常方便，為CPCIe X1接口卡提供了一個既符合接口協議、成本低廉，又便于測試、調試和開發的環境。

［1］WANG Qi.Introduction to PCI express architecture ［M］.Beijing：Machinery Industry Press，2010 （in Chinese）. ［王齊.PCI Express體系結構導讀 ［M］.北京：機械工業出版社，2010.］

［2］CHEN Lijie，ZHOU Weichao，GUO Shuai.High－speed data switch center design based on CPCIE ［J］.Optoelectronic Engineering，2011，38 （7）：136－140 （in Chinese）. ［陳利杰，周維超，郭帥.基于CPCIE的高速數據交換中心的設計 ［J］.光電工程，2011，38 （7）：136－140.］

［3］HU Jun，LI Jinwen，CAO Yuesheng.Gbps serial link signal integrity analysis and design ［J］.Computer Engineering and Science，2009，31 （7）：102－105 （in Chinese）.［胡軍，李晉文，曹躍勝.Gbps串行鏈路信號完整性分析與設計 ［J］.計算機工程與科學，2009，31 （7）：102－105.］

［4］Douglas Brooks.Signal integrity and PCB design ［M］.Beijing：Publishing House of Electronics Industry，2012 （in Chinese）. ［Douglas Brooks.信號完整性與PCB 設計 ［M］.北京：電子工業出版社，2012.］

［5］YAN Zhaowen.Signal integrity simulation analysis［M］.Beijing：China Water Power Press，2011 （in Chinese）.［閻照文.信號完整性仿真分析方法 ［M］.北京：中國水利水電出版社，2011.］

［6］Howard Johnson，Martin Graham.High speed digital design［M］.Beijing：Publishing House of Electronics Industry，2010（in Chinese）.［Howard Johnson，Martin Graham.高速數字設計 ［M］.北京：電子工業出版社，2010.］

［7］LI Muguo，HUANG Ying，LIU Yuzhi.PCIe bus speed data acquisition card design and implementation ［J］.Measurement and Control Technology，2013，32 （7）：19－22 （in Chinese）.［李木國，黃影，劉于之.基于PCIe總線的高速數據采集卡設計與實現 ［J］.測控技術，2013，32 （7）：19－22.］

［8］ ZHOU Runjing，JING Xiaosong， REN Guanzhong.PADS2007high－speed circuit board design and simulation ［M］.Beijing：Publishing House of Electronics Industry，2009 （in Chinese）.［周潤景，景曉松，任冠中.PADS2007 高速電路板設計與仿真 ［M］.北京：電子工業出版社，2009.］

［9］LI Keli.FPGA system HyperLynx signal integrity simulation analysis［J］.Modern Electronics Technique，2011，34 （8）：144－150 （in Chinese）. ［歷 科 立.基 于HyperLynx 的FPGA系統信號完整性仿真分析 ［J］.現代電子技術，2011，34（8）：144－150.］

［10］LIANG Xiaolin.Based on the PCB HyperLynx signal crosstalk analysis and simulation ［J］.Journal of Hechi University，2007，27 （2）：34－37 （in Chinese）. ［梁曉琳.基于HyperLynx的PCB電路信號串擾分析與仿真 ［J］.河池學院學報，2007，27 （2）：34－37.］