多核DSP TMS320C6678的電源設計

劉文政

(中國船舶重工集團公司第723研究所，揚州 225001)

?

多核DSP TMS320C6678的電源設計

劉文政

(中國船舶重工集團公司第723研究所，揚州 225001)

摘要：隨著技術的發展，多核數字信號處理器(DSP)的應用越來越普及。多核DSP性能指標的增加，對電源供應提出了更高的要求，需要對電源做出精心的設計。針對TI公司發布的TMS320C6678 DSP設計了一種有效的電源方案。該方案在仿真軟件中符合DSP供電要求，且已經在實際的電路板設計中得到了有效的驗證。

關鍵詞：多核信號處理器；電源設計;仿真

0引言

TMS320C6678是一款基于KeyStone架構的數字信號處理器(DSP)，芯片內有8個內核，工作速度可達10 GHz。其供電電源種類多，功耗大，并且需要嚴格的上電時序，同時需要考慮電路板密度高的問題，所以不僅要選擇面積小、滿足功耗要求的電源芯片，還要考慮到對時序的控制。本設計中通過現場可編程門陣列(FPGA)芯片XC3S200AN對電源使能管腳進行加電控制，設計出滿足要求的上電時序。

1電源硬件電路設計

TMS320C6678芯片涉及到的電源種類較多，整理如表1所示。

本次設計中電路板使用12 V電源進行供電，DSP部分的電源電壓產生流程圖如圖1所示。

圖1　DSP電源電壓產生流程圖

1.1　CVDD的設計

CVDD是TMS320C6678中最為關鍵的電源。本次設計中，選擇TPS56221為CVDD供電。TPS56221是一款工作電源電壓在 4.5 V 與 14 V 之間的高效率大電流同步降壓轉換器，該器件可在高達 15 A 的負載下產生低至 0.6 V 的輸出電壓，可以滿足內核電壓電流需求很大的要求。這款電源芯片的誤差精度為 1% 的 600 mV 參考電壓，完全滿足TMS320C6455高精度的電壓需求[1]，并且采用熱增強型 22 引腳 PQFN (DQP) PowerPAD 封裝，集成度高，占用面積小，且散熱效果很不錯。

表1　TMS320C6678的電壓類型

圖2是TPS56221的原理圖，根據推薦的電阻值計算，該圖輸出CVDD為1.0 V。而TMS320C6678的核壓動態為0.9～1.1 V，從芯片的功耗、壽命及穩定性考慮，TI推薦使用SmartReflex供電技術。SmartReflex 技術是由一系列智能和自適應硬件與軟件技術組成的，可根據設備活動、操作模式和溫度來動態控制電壓、頻率和功率[2]。如果使用固定電壓供電，當電壓低于SmartReflex 要求的電壓時，芯片不一定能正常工作。當電壓高于CVDD額定電壓時，不僅芯片的功耗可能會急劇上升，也不排除芯片可能出現不可預知的問題。所以本設計采用一款用于控制直流/直流 (DC/DC) 轉換器輸出電壓的精密數字可編程器件LM10011芯片，控制CVDD在0.9～1.1 V浮動，延長芯片壽命。LM10011 輸出的直流電流與 6 位或 4 位輸入字成正比。通過將 IDAC_OUT 引腳連接至穩壓器的反饋節點，可以將穩壓器輸出電壓調整為用戶設置的范圍和分辨率。隨著輸入字遞增計數，根據轉換器中反饋電阻的值適當調高輸出電壓。

圖2　TPS56221的原理圖設計

圖3為LM10011原理圖，它通過4路VID通道與TMS320C6678相連，隨時監控其狀態，通過IDCA及時調整TPS56221的電壓。

圖3　LM10011原理設計

1.2　CVDD1的設計

CVDD1的值固定在1 V，本次設計選擇了ISL8225。ISL8225有2路15 A輸出可單獨使用，也可結合在一起提供30 A的電流。該器件提供100 W輸出功率，但是在印刷電路板上只占17 mm2的面積，且擁有卓越的效率和低熱阻特性。電路板中選擇ISL8225還有另一個原因是15 A的電流已經滿足CVDD1的需求，另外一路可繼續供電路板中其他電源使用，節省了印制板空間。ISL8225原理設計如圖4所示，其中VCC1V0為CVDD1，而V1P0供電路板其他芯片使用。

圖4　ISL8225原理設計

VDDT1和VDDT2由CVDD1經過直通濾波器NFM18C222R1C3轉換得到。

1.3　DVDD15和 DVDD18的設計

DVDD15和DVDD18由功能齊全的17 V、6 A 同步降壓轉換器TPS54622轉換得到。該器件采用散熱增強型3.5 mm×3.5 mm四方扁平無引線 (QFN) 封裝3，效率及集成度高，針對小型設計進行了優化。通過電流模式控制減少組件數量，并通過選擇高開關頻率縮小電感器封裝尺寸來進一步節省空間。其原理設計如圖5。

圖5　TPS54622原理設計圖

圖5中:

VOUT=VREF·(R1+R2)/R2

(1)

式中:VREF=0.6 V。

根據此公式，可以算出1.5 V和1.8 V時R1與R2的比值，選擇合適的電阻即可得到想要的電壓[3]。

VDDR1,VDDR2,VDDR3,VDDR4由DVDD15經過直通濾波器NFM18C222R1C3轉換得到。VREFSSTL由DVDD15經過TPS51200芯片產生。AVDDA1,AVDDA2,AVDDA3由DVDD18經過直通濾波器NFM18C222R1C3轉換得到。

2DSP電源的時序設計

本次設計將各類電源的使能管腳均接入FPGA芯片XC3S200AN，通過控制電源使能管腳，來控制DSP的加電順序。整板加電順序設計如圖6所示。

圖6　電路板整板的加電時序圖

3電源仿真結果

在本次電路板設計過程中，通過 HyperLynxPI PowerScope軟件對電源部分進行仿真，根據仿真結果不斷調整電路板上電源的位置以及銅皮的設計，最終仿真達到了比較穩定的電源輸出。

DSP的2種主要電源CVDD和CVDD1的仿真結果如圖7、圖8所示。

圖7　CVDD電源仿真圖

仿真結果中，在整板CVDD銅皮上最大掉電為21.5 mV，CVDD1銅皮上最大掉電為43.8 mV，可見CVDD和CVDD1的電源設計還是比較穩定的。

4結束語

本文針對TMS320C6678芯片的特點，選擇了滿足其電源需求的幾種電源芯片，設計出了一種實用的電源，輸出了穩定的電壓，并通過編程對時序進行了控制。該設計已在工程上進行了實現，希望對讀者有一定的借鑒意義。

參考文獻

[1]Texas Instrument Corp.TMS320C6678 Data Sheet[EB/OL].http://WWW.ti.com/producttm320c 6678,2014-12-15.

[2]Texas Instrument Corp.TMS320C6678 Multicore Fixed and Floating-point Digital Signal Processor Data Manual[EB/OL].http://WWW.ti.com/product,2014-12-15.

[3]吳敏杰,馮起,袁乃昌.TMS320C6455 DSP的電源設計[J].電子設計工程,2012,20(11):128-131.

Power Design of Multi-core DSP TMS320C6678

LIU Wen-zheng

(The 723 Institute of CSIC，Yangzhou 225001，China)

Abstract:With the development of technology,application of multi-core digital signal processor (DSP) has become more and more popular.With the increment of performance indexes,multi-core DSP puts forward higher demands to power supply,so aborative design for power supply is needed.This paper designs a kind of effective power program for TMS320C6678 released by TI Co.The program is consistent with the requirements of DSP power in simulation software,and is effectively verified in actual circuit board design.

Key words:multi-core digital signal processsor;power supply design;simulation

收稿日期:2015-07-23

DOI:10.16426/j.cnki.jcdzdk.2015.05.025

中圖分類號：TP331

文獻標識碼：B

文章編號：CN32-1413(2015)05-0113-05