ARINC659總線在航天器綜合電子系統中的應用研究

劉偉偉 程博文 汪路元 于敏芳

(北京空間飛行器總體設計部，北京 100094)

ARINC659總線在航天器綜合電子系統中的應用研究

劉偉偉 程博文 汪路元 于敏芳

(北京空間飛行器總體設計部，北京 100094)

ARINC659總線是一種標準的多點串行通信總線，具有完備的數據通信確定性和容錯性特點，非常適合在對可靠性和冗余容錯性要求較高的航天器綜合電子系統中作為標準背板總線。文章在對ARINC659總線架構以及通信機制研究的基礎上，結合綜合電子系統的標準總線體系結構，重點對基于ARINC659總線的綜合電子硬件模塊、軟件驅動程序和表程序設計等內容進行了詳細描述。應用ARINC659總線，不僅能提升航天器綜合電子通信的確定性和容錯性，也能使綜合電子系統的設計由事件觸發向時間觸發模式轉變，由集中式控制管理向分布式并行處理轉變，從而顯著提升航天器綜合電子系統的故障定位、并行數據處理、快速組裝與測試能力，以及提高航天器綜合電子系統資源的利用率。

航天器綜合電子系統；ARINC659總線；表程序；硬件模塊；軟件驅動程序

1 引言

綜合電子系統是航天器智能化及信息處理的中心，為整個航天器提供完善的通信資源、計算資源和存儲資源[1]，這些資源的提供通過綜合電子系統中的處理器與外圍的部件、模塊之間相互協作實現，這就要求處理器與外圍部件、模塊之間，以及外圍模塊相互之間的通信具有高可靠性和高實時性的特點。在國內傳統的航天器電子系統中，處理器與外圍部件、模塊之間直接通過處理器的IO總線連接實現背板通信，具有連線錯綜復雜、傳輸速率低、可靠性差的缺點，已經不再適應航天器日益提升的功能和性能需求，因此亟需一種高可靠的標準背板總線實現硬件模塊之間的互聯互通，提升硬件模塊之間數據通信的確定性和容錯能力，并實現各硬件模塊物理層接口的統一和標準化。

ARINC659總線是美國航空無線電公司(ARINC)在1993年制定的標準背板數據總線規范[2]，已成功應用于波音777、717N、MD-10、KC-130等飛機的航空系統，NASA也為其應用于下一代空間探測器的高可靠分層系統中進行了一系列的研究，認為ARINC659總線在影響安全性方面作了最少的妥協，從安全性和容錯性角度考慮是最可靠的背板總線[3-5]。在國內，ARINC659總線已應用于軍用飛機中，然而尚沒有在航天器中開展應用。ARINC659總線采用的時間觸發分時分區通信機制，能夠在背板上為各在線可更換模塊(LRM)之間建立起高數據吞吐量、嚴格的故障隔離、完備的冗余容錯、確定的數據傳輸路徑[6]，這種特性不僅適用于航天器綜合電子系統對可靠性和確定性要求苛刻的環境，更能以一種標準的總線形式支撐綜合電子系統的總線體系，規范處理器與外圍硬件模塊之間的數據通信機制，為綜合電子系統的標準化、規范化、通用化、可擴展化提供了技術保障，也為綜合電子系統向整個航天器提供開放、高效的計算、通信、存儲資源奠定了基礎。為此，本文以ARINC659總線在國內航天器綜合電子系統背板總線中的應用為目標，首先介紹了ARINC659總線的通信機制，然后系統地分析了綜合電子系統軟硬件系統的設計，并總結了ARINC659總線為綜合電子系統帶來的優勢，為高可靠、高確定性標準背板設計提供技術解決方案。

2 ARINC659總線通信機制研究

ARINC659總線在物理層及數據鏈路層均制定了詳盡的通信機制，為了使ARINC659總線能夠更好地適應航天空間環境以及更好地對綜合電子系統的軟硬件進行設計，本文對ARINC659總線的物理層架構以及鏈路層通信協議進行了研究。

2.1 ARINC659總線架構

ARINC659是一個基于時間觸發的線型連接多點串行通信總線，由采用集電極開路形式的物理層收發器提供線或能力，這種線或形式的信號傳輸對信號完整性的要求特別高，為了提升信號傳輸質量，將物理層規定的2.1 V終端上拉的背板收發器邏輯(BTL)收發器由1.5 V上拉的自研抗輻照特定用途集成電路(ASIC)芯片(JFM501-006)取代。在JFM501-006芯片的設計過程中，采用了功耗更小、信號速率更快的增強型射電收發器邏輯(GTLP)接口形式，并充分考慮了影響信號質量的各種因素，以提升ARINC659總線物理層信號傳輸的可靠性。形成的物理層總線架構，如圖1所示。

完整的ARINC659總線由測試總線和數據總線組成[7]。測試總線由總線J和總線K組成，采用標準1149.5協議，分別實現對總線接口單元(BIU，即BIUx和BIUy)的表程序加載和回讀測試。數據總線采用雙總線對(A和B)組成雙雙配置，總線對A和B分別具有“x”和“y”2組總線，共4組(Ax，Ay，Bx，By)總線[8]。4組總線的數據傳輸分別由BIUx和BIUy進行控制，每個BIU的發送和2條總線接口(BIUx連接總線Ax和Bx，BIUy連接總線Ay和By)，而BIU的接收同時和Ax，Ay，Bx，By總線接口，并對總線進行Ax=Ay，Bx=By，Ax=By，Bx=Ay的交叉校驗(即對4條總線數據接收完一個16 bit半字并解碼后，按等式的關系判斷對應總線數據是否相等或一致)，糾正錯誤數據并選擇出正確的數據。

2.2 ARINC659總線通信機制

ARINC659總線基于時間觸發機制，采用表驅動比例訪問[9-10]，所有的BIU執行相同的表程序，通過表程序將ARINC659總線的操作劃分為一系列的窗口，并定義每個窗口的長度，以及由哪個LRM進行傳輸、接收或者忽略總線消息。總線傳輸周期被組織成周期性循環的幀，幀周期長度為總的窗口長度和，每個窗口中消息的數據源和目的地址包含在表存儲器中，而不是通過總線進行傳輸，也就是哪個LRM在哪個窗口發送消息或者接收消息由表程序指定，總線所有帶寬都用于傳送有效數據，提升了帶寬利用率，消除了消息傳輸過程中有可能的地址沖突。ARINC659總線通信機制如圖2所示。

注：BOW，TX，RX，SSYNC均為表程序命令，其中BOW為窗口開始，TX為向總線發送數據，RX為從總線接收數據，SSYNC為短同步消息。 圖2 ARINC659總線通信機制Fig.2 Communication mechanism of ARINC659 bus

ARINC659總線的每個窗口包含長度從32～8192 bit的消息，或者大約5 bit的同步脈沖，窗口的長度由表程序指定，同時，窗口中傳輸消息在源LRM中的發送地址，以及在接收LRM中的接收地址，也在表程序中指定，使ARINC659總線除了“分時”特性，也具備了“分區”特性，每個窗口的消息存儲在獨立的空間中，降低了ARINC659總線與主機間的時間耦合性，主機可以在ARINC659總線完成窗口傳輸后的一段時間里來處理對應分區中的數據，而不用在窗口到來時立即去處理數據。

ARINC659總線上的所有BIU均運行相同的表程序，為了使所有BIU執行表程序的步調能夠一致，同步對于ARINC659總線來說非常重要，為此，ARINC659總線制定了3種類型的同步消息，分別為初始同步、長同步和短同步。初始同步消息使所有的BIU啟動表程序運行或將處于運行狀態的BIU強制回到表程序起始重新運行。長同步消息使ARINC659總線上失去同步的BIU重新回到同步狀態。短同步消息用于消除ARINC659總線上所有BIU運行時鐘間的漂移誤差。在長同步以及短同步消息的傳輸過程中，不可避免地會受到信號在背板傳輸引入的空間信號偏斜，以及晶振漂移和同步精度的影響。因此，要保證ARINC659總線的同步精度，必須使得同步消息的同步周期滿足Tsync<(TGAP-Terror-2×Sskew)/Cerror，其中Tsync為同步周期，TGAP為選定的ARINC659總線消息之間的間隔，Terror為初始的同步誤差，Sskew為信號在背板上傳輸時的空間信號偏斜，Cerror為晶振的漂移率。

3 ARINC659總線在綜合電子系統中的應用設計

ARINC659總線作為一種標準的背板總線，對實現綜合電子系統的模塊化及標準化設計具有重要作用，能夠有效地支撐綜合電子系統標準的總線體系結構，并在此基礎上完成由ARINC659總線作為標準物理層接口組件的硬件模塊及驅動程序設計，根據綜合電子系統設備中不同硬件模塊的組裝，通過總線表程序實現硬件模塊間的互聯互通，形成具有特定功能的綜合電子系統單機設備。

3.1 ARINC659總線在綜合電子系統總線體系中的位置

在綜合電子系統總線體系結構中，考慮系統功能、通信速率、容錯和重構能力對總線的需求，形成了以CPU前端總線、局部總線、I/O總線、外總線組成的4級總線分層結構[1]。其中：CPU前端總線、局部總線、I/O總線均可作為設備背板總線，而ARINC659總線處于綜合電子系統總線體系中的第3層，作為I/O總線實現設備內部硬件模塊之間的相互通信，利用ARINC659總線完備的冗余容錯能力，彌補CPU總線及局部總線作為模塊間通信背板總線存在的容錯、重構、故障恢復和任務調度方面存在的困難，同時，將ARINC659總線標準的總線接口作為硬件模塊物理層接口，實現硬件模塊的標準化設計，以及快速系統接入和擴展的目的。綜合電子系統總線體系結構如圖3所示。

注：SoC為片上系統；CPCI為堅實外設接口；AMBA為高級微控制器總線架構。 圖3 綜合電子系統總線體系結構Fig.3 Architecture of avionics system bus

3.2 基于ARINC659總線的硬件模塊設計

綜合電子系統硬件模塊(見圖4)采用標準化、通用化的設計模式，所有的硬件模塊均遵循同樣的設計框架，由電源、功能組件、測試維護電路、標準的物理接口和可選的網絡層接口等功能部件組成，其中，標準的物理層接口即為綜合電子系統總線體系結構中的局部總線和I/O總線接口，根據硬件模塊所實現的數據操作速率等級，采用CPCI總線或ARINC659總線作為標準的物理層接口。

ARINC659總線已經具備高度的冗余容錯特性，4組總線中1組總線出現異常，依據總線協議可以自動糾正，對整機數據正常傳輸無影響；出現2組總線異常(可糾正的錯誤)，對整機數據正常傳輸無影響；只有在發生不可糾正錯誤時，才會導致整機數據傳輸失敗[6]。鑒于此，在綜合電子系統硬件模塊設計中，主份及備份設置單獨的物理層接口，但是在背板設計中將所有的硬件模塊的ARINC659總線接口連接到同一條總線上，不同硬件模塊的主份與備份之間可相互通信，在故障情況下僅需對故障硬件模塊進行切機操作，不影響其他硬件模塊的狀態，打破了傳統電子系統靠單機冗余備份的界線，將綜合電子系統冗余備份顆粒度升級為模塊級的冗余備份，不至于產生因單模塊的故障而丟失整機資源的情況，提升了硬件模塊的資源利用率和可靠度。

注：m和n表示不同種類模塊的數量。 圖4 綜合電子系統硬件模塊設計Fig.4 Design of avionics system hardware module

3.3 ARINC659總線軟件驅動程序設計

ARINC659總線驅動程序的基本功能是完成對ARINC659總線通信協議的處理，實現對基于ARINC659總線硬件模塊的讀寫功能。ARINC659總線驅動程序的設計遵循綜合電子系統驅動程序統一的設計框架，與其他總線及設備驅動程序一同形成符合綜合電子系統總線體系結構的完整驅動程序包，具體設計見圖5。

圖5 綜合電子系統驅動程序架構Fig.5 Architecture of avionics system driver

綜合電子系統軟件設計符合空間數據系統咨詢委員會(CCSDS)提出的航天器星載接口業務(SOIS)標準規范，其中，驅動程序位于綜合電子軟件體系結構中子網層的數據鏈路層，作為軟件與硬件互聯互通的橋梁。完整的驅動程序設計由設備驅動程序統一接口、操作系統IO框架和驅動程序實現體3部分組成。通過驅動程序提供的設備驅動程序統一接口上層軟件，可以如同操作外圍存儲器或其他本地設備一樣操作ARINC659總線；由操作系統IO框架完成驅動程序統一接口到實際驅動程序的映射；最終由驅動程序實現體完成對硬件的操作。在驅動程序實現體中采用分級的設計結構，首先針對特定硬件模塊的功能由特定的驅動程序進行數據包生成及協議處理等操作，最后將生成的數據包調用ARINC659總線統一的驅動程序，由ARINC659總線統一驅動程序完成對ARINC659總線的讀寫操作，實現數據包在ARINC659總線上的傳輸。

3.4 ARINC659總線表程序設計

ARINC659總線表程序是ARINC659總線運行的控制中樞，而ARINC659總線作為綜合電子系統硬件模塊間數據通信的通道，其使用模式與硬件模塊的功能息息相關。對于熱備份的硬件模塊，按照2個獨立的硬件模塊規劃不同的時間窗口和存儲空間；而對于冷備份的硬件模塊，則共用相同的時間窗口和存儲空間，降低對時間窗口和存儲空間的開銷。同時，為了統一硬件模塊的設計和訪問，同類型的硬件模塊采用相同的表程序時間規劃，以實現所有設備的表程序狀態一致的目的，降低ARINC659總線程序設計和調試測試工作量。ARINC659總線表程序窗口規劃示例如圖6所示。

不同類型硬件模塊和同類型硬件模塊，均通過表程序中設計的中斷代碼識別是否為本模塊的時間窗口操作時間。其中：同類型的多個硬件模塊使用的中斷代碼和存儲空間分配均相同，由ARINC659總線表程序為這些硬件模塊分配不同時間窗口，以實現對各硬件模塊獨立訪問的目的。例如，在圖6中，硬件模塊LRM1與硬件模塊LRM2為同類型硬件模塊，在時間窗口6為LRM2產生中斷代碼，在時間窗口20為LRM1產生中斷代碼，這2個中斷代碼一致，只是在不同時間窗口區分對不同LRM的訪問。

圖6 ARINC659總線表程序窗口規劃示例Fig.6 Example of ARINC659 bus table program window layout

4 應用ARINC659總線的綜合電子系統特點分析

借助ARINC659總線優秀的冗余容錯特性，將其與綜合電子系統標準的總線體系結構及其軟件體系架構相互融合，有效地提升了航天器綜合電子系統在可靠性、確定性等方面的性能，具體如下。

(1)數據通信確定性、實時性增強：ARINC659總線采用表驅動比例訪問機制，通過表程序事先定義每個時間窗口上發送、接收LRM及收發數據長度，不存在數據傳輸沖突和硬件模塊等待數據傳輸的問題，保證數據通信確定性、實時性，并且根據時間窗口規劃的收發操作，可以很容易地對發生故障的硬件模塊進行定位。

(2)容錯性增強：ARINC659總線采用4組總線傳輸相同的數據，通過4組總線之間的比對校驗進行錯誤檢查和數據恢復，對單組或雙組總線的故障具有自動糾正和屏蔽的能力，從而能提升數據傳輸的容錯能力。

(3)可靠性增強：ARINC659總線采用雙BIU配置，只有在雙BIU都發送數據時才會進行數據傳輸。在某個BIU發生故障時，利用雙BIU之間的鉗制功能，可避免單硬件模塊故障的傳播造成對整條ARINC659總線的影響，增強ARINC659總線整體的可靠性。

(4)標準化、擴展能力增強：傳統電子系統背板設計所能攜帶的節點數目受器件驅動能力的影響很大，硬件模塊只能通過處理器進行數據轉發而不能獨立通信，且只接受單處理器的控制，采用ARINC659總線最多支持32個硬件模塊的連接，硬件模塊之間不僅可以相互獨立通信，同時支持多個處理器在ARINC659總線上的并行工作，通過不同時間窗口的規劃避免多處理器對硬件資源的訪問沖突。

(5)冗余容錯顆粒度變小：傳統電子設備只能采用單機級的粗放式備份方式，即使發生故障的單機中尚有可正常運行的模塊，也無法再有效利用；而通過ARINC659總線的高度可靠冗余容錯能力，可將硬件模塊的主份及備份連接到同一條總線上，硬件模塊的主份和其他硬件模塊的備份間可進行數據通信，在某個硬件模塊故障時不必進行單機切換，只要進行硬件模塊主備切換即可，從而能增強系統資源的利用率。

5 結束語

ARINC659總線不僅能為航天器綜合電子系統硬件模塊之間的數據通信帶來可靠性和確定性等方面的優勢，也改變了綜合電子系統的設計模式，使之從突發無序的事件處理及沖突中轉向為按時間確定的順序執行操作，使系統接口重定向由指令控制轉為自動無縫完成，使所有硬件模塊之間可獨立自主進行數據交互，也使系統的并行任務操作最高可在32個處理器中分布處理，實現綜合電子系統性能的成倍增長。目前，由ARINC659總線設計實現的軟硬件資源已成功應用于國內的多個航天器，并已完成了系統級的電測和鑒定試驗，其性能不但完全能夠滿足航天器對綜合電子系統的指標需求，而且對綜合電子系統性能指標的提升起到了十分重要的作用。

References)

[1] 趙和平.以綜合電子技術構筑航天器智能化的坦途[J].航天器工程，2015,24(6):1-6

Zhao Heping. To build a highway to spacecraft intelligentization with avionics technology [J]. Spacecraft Engineering,2015,24(6): 1-6 (in Chinese)

[2]Airlines Electronic Engineering Committee．ARINC659 specification 659 backplane data bus [S]．Annapolis，Maryland：Aeronautical Radio，INC，1993

[3]張喜民，魏婷.ARINC659容錯數據總線測試驗證系統研制[J].西安電子科技大學學報(自然科學版)，2011,38(6):140-145

Zhang Ximin,Wei Ting.Research on the test and verification system of the ARINC659 fault-tolerant backplane data bus [J]. Journal of Xidian University (Natural Science),2011,38(6): 140-145 (in Chinese)

[4]D A Gwaltney,J M Briscoe. Comparison of communication architectures for spacecraft modular avionics systems,NASA/TM-2006-214431[R]. Washington D.C.： NASA,2006

[5]John Rushby. A comparison of bus architectures for safety-critical embedded systems,NASA/CR-2003-212161 [R]. Washington D.C.： NASA,2003

[6]李愛軍，趙剛,李偉成，等.基于659總線的飛行器電氣控制系統設計與實現[J].計算機測量與控制,2015，23(4):1218-1221

Li Aijun，Zhao Gang，Li Weicheng，et al. Design and implementation of electromechanical management system based on bus 659 for aerial vehicle [J]. Computer Measure-ment & Control,2015，23(4): 1218-1221 (in Chinese)

[7]田澤，劉寧寧，郭亮，等.ARINC659底板數據總線及關鍵技術[J].計算機應用,2013,33(z2):49-53

Tian Ze，Liu Ningning，Guo Liang，et al. Key technologies of backplane data bus ARINC659 [J]. Journal of Computer Applications,2013,33(z2): 49-53 (in Chinese)

[8]張曉敏，劉煒.ARINC659背板總線的電氣特性研究與設計改進[J].計算機測量與控制,2014，22(10):3330-3332

Zhang Xiaomin，Liu Wei. Research and improved design for electrical performance characteristics of ARINC659 backplane bus [J]. Computer Measurement & Control,2014，22(10): 3330-3332 (in Chinese)

[9]張銳，吳成富，段曉軍，等.ARINC659總線在飛控余度管理技術中的應用[J].航空計算技術，2013，43(2):128-130

Zhang Rui，Wu Chengfu，Duan Xiaojun，et al． Application of ARINC659 bus in flight control redundancy management [J]. Aeronautical Computing Technique，2013，43(2): 128-130 (in Chinese)

[10] 田澤，郭亮，劉寧寧，等.ARINC659芯片協議符合性驗證關鍵技術研究[J].航空電子技術,2013，44(1):37-42

Tian Ze,Guo Liang,Liu Ningning,et al. Protocol consistency verification of ARINC659 bus interface chip [J]. Avionics Technology,2013，44(1): 37-42 (in Chinese)

(編輯：夏光)

Research on Application of ARINC659 Bus in Spacecraft Avionics System

LIU Weiwei CHENG Bowen WANG Luyuan YU Minfang

(Beijing Institute of Spacecraft System Engineering，Beijing 100094，China)

The ARINC659 bus is a standard muti-point serial communication bus,with complete certainty and fault-tolerant data communication features,and ideal for standard backplane bus of the spacecraft avionics system which requires high reliability and fault tolerance and redundancy. On the basis of the studies of ARINC659 bus architecture and communication mechanism,in combination with spacecraft avionics system standard bus architecture,expounds the design of hardware module，software driver and table program. The application of the ARINC659 bus not only improves the deterministic and fault-tolerance communication of spacecraft avionics,but also makes a design conversion of avionics from event-triggered to time-triggered and from centralized management to distributed control,which significantly enhances the capability of fault detection，parallel data processing，rapid assembly and testing，and also improves resource utilization of spacecraft avionics system.

spacecraft avionics system； ARINC659 bus； table program； hardware module; software driver

2016-04-05；

2016-06-14

國家重大航天工程

劉偉偉，男，工程師，研究方向為航天器數據管理技術、綜合電子系統。Email：akinglw@163.com。

V474

A

10.3969/j.issn.1673-8748.2016.04.011