基于分立元件的DDS重構濾波器的性能分析

耿籍 穆仕博

（中國空空導彈研究院，河南洛陽 471000）

基于分立元件的DDS重構濾波器的性能分析

耿籍 穆仕博

（中國空空導彈研究院，河南洛陽 471000）

DDS的DAC所輸出的頻譜中包含有很多鏡像頻率，該鏡像頻率是造成DDS輸出頻率周期性抖動的主要因素，若要消除這種抖動獲得純凈的輸出頻率，就必須充分了解重構濾波器的濾波特性和最優的構建方法。本文主要介紹了如何基于分立元件搭建性能最優的LC低通濾波器，并對不同的濾波器構建方式進行了特性分析和對比。

DDS；模數轉換；濾波；抖動；鏡像頻率

基于分立元件搭建DDS輸出重構低通濾波器是DDS輸出信號濾波的通用方法，搭建重構濾波器主要目的在于濾除DAC輸出的鏡頻分量，從而消除輸出頻率的抖動，獲得純凈的輸出頻率，然而重構濾波器的構建方式、器件選型以及器件布局和布線均影響著濾波器對鏡頻分量的抑制效果。在國家知識產權局專利檢索網站，目前可以檢索到有關以“分立元件、濾波器”為關鍵詞的共計103件發明和實用新型專利，比如“一種超低損耗同軸線電感微帶高通濾波器”、“一種寬帶低損耗聲表面波可開關濾波器組”等專利。本文結合實例，從以上方面分析了濾波器的性能差異和不同因素所帶來的影響，并給出了具體的指導建議。

1 DDS輸出頻譜的鏡頻分布特性

使用DDS產生時鐘信號，DAC鏡像頻率衰減不足會嚴重影響系統的周期性抖動性能，在輸出頻譜的幅度遵循響應曲線的情況下，鏡像頻率理論上可擴展至無限頻率。圖1所示為DDS的DAC輸出的理論頻譜。圖2所示為具體實例的輸出頻譜［1］。

圖1 DAC輸出理論頻譜

圖2 DAC輸出頻譜實例

從圖1和圖2中可以看出，鏡像頻率占有較大能量，必須通過重構濾波器的阻帶抑制特性予以消除，這就需要我們根據實際情況設計出具備優良阻帶抑制特性的低通濾波器。

通過以下公式，可計算任何特定鏡像頻率相對于fout的相對幅度（dBc），其中f是鏡像頻率，fc是DAC的采樣數率：

評估濾波器的阻帶性能時，應以遠超出其通帶范圍的頻率進行測量，以確保鏡像頻率能得到充分抑制。建議應在頻率達到數千兆赫或至少達到5fc時觀察阻帶抑制。

2 重構濾波器的特性分析

在實際應用中，當鏡像頻率遠遠超出通帶時，濾波器的阻帶抑制性就會下降，這是由于非理想器件和印刷電路板上器件的物理布局引起的。

2.1 非理想器件選擇特性分析［2］

實際用于濾波的電容和電感并不完全具有容性或感性，分立元件的實際電路模型均存在一個由L和C組合構成的自諧振器件和一個由R引起的插入損耗器件（如圖3所示）。從器件選擇的角度來看，要實現最優的通帶和阻帶性能，首先要選擇具有較高自諧振頻率和較高Q特性的器件，具有較高Q額定值的器件的優點是其串聯R值較低。在低通濾波器中，這種特性可以減少串聯電阻的插入損耗并降低旁路電容的阻抗。各器件的自諧振頻率由元件值及其物理結構決定，選擇尺寸較小的封裝通常是較佳的選擇，較小的封裝一般具有更高的自諧振頻率并減少與PCB布局相關的寄生效應，對于旁路電容，可選用元件值僅為原始元件值一半的兩個并聯電容將自諧振推至更高的頻率。該技術的影響筆者將在后續試驗結果對比小節加以印證。選擇插入損耗較小的器件可在濾波器輸出端提供更大的信號幅度，幅度的降低會直接影響輸出信號的壓擺率，而提高接收器的輸入壓擺率可降低寬帶噪聲。

2.2 元器件物理布局特性分析［3］

由于器件的布線焊盤之間存在寄生電容，寄生電容會無意間將信號從輸入耦合至輸出，所以濾波器的器件布局會顯著影響鏡像頻率的阻帶抑制，要實現最優的阻帶抑制，需要同時對器件選擇和布局細節加以關注。以下列出可使重構濾波器獲得最佳性能的實用布局技巧。

（1）在器件下面使用實心（不間斷）接地層來降低電路的環路電感，從而降低返回電流路徑的阻抗。

（2）將濾波器每階的旁路電容用兩個小電容來實現，來提高電容的自諧振頻率并降低感性接地。此外，對旁路器件結合使用底部接地層和頂部接地層，這樣做可以進一步降低感性接地。使用多個過孔將兩個接地層連在一起。

（3）避免濾波器元件之間靠得太近，器件布局緊密時，走線寄生和互耦會影響濾波器的頻率響應。

（4）保持走線的阻抗與濾波器的特性阻抗相匹配。雖然這一點對器件互連并非至關重要，但對于連至濾波器外部電路的走線（比如輸入和輸出連接）而言卻很重要。

2.3 不同電路結構特性分析

圖3 理想模型與實際模型對比

分立LC低通濾波器的實施成本較低，并且具有較強的靈活性。因此我們通常使用橢圓響應濾波器（又稱考爾響應濾波器）作為LC低通重構濾波器。與其他響應類型相比較，在給定濾波器階數的情況下，橢圓濾波器可提供最快的通帶至阻帶轉換時間，此特性使橢圓濾波器成為重構濾波器的理想電路構建方案。

圖4所示為考爾、切比雪夫、巴特沃茲和貝塞爾這四種基本濾波器的一組具有代表性的響應曲線。

如圖所示，橢圓響應能提供陡峭滾降，但代價是通帶和阻帶中會出現紋波（圖中紋波為示意繪制不代表真實的紋波擺幅），但該紋波參數可以通過具體的濾波器設計進行控制［4］。

LC濾波器根據驅動電路是電流源還是電壓源而分為兩種形式。如果由電流源驅動，則第一元件為并聯連接，而對于電壓源，第一元件為串聯連接。DDS的輸出通常為電流驅動，我們選擇并聯連接為第一元件。圖5為本案所要對比的三種濾波器（A、B、C）電路模型（七階、橢圓、低通LC），B和C濾波器的原理圖相同但實際的布局布線不同，相比較B和C，A濾波器每階的旁路電容遵循了前述的元器件選用原則，即將原本的一個原值旁路電容替換為兩個容值為原值一半的旁路電容，具體布局參見圖6。

圖4 四種基本濾波器的響應曲線

圖5 濾波器A、B、C的電路結構對比

3 不同電路結構及布局的對比

圖6所示為濾波器A、B、C三種濾波器的頻率響應曲線和實際的濾波效果，這三種LC低通橢圓濾波器的實現方案表明不同的PCB布局對鏡像頻率的抑制效果也不同。三種方案實現的都是使用分立LC器件的七階、橢圓、160MHz低通濾波器（DDS輸出頻率設置為110.123MHz，DAC采樣速率為500MSPS）。

在需要極低抖動的應用中，充分抑制DAC鏡像頻率非常關鍵。實際上，非諧波頻譜雜散的幅度與所產生的周期性抖動之間存在直接關系，公式如下：

式中，dBc是相對于基波幅度的雜散幅度，UI為一個相關時鐘信號周期，抖動的量級以UI為單位進行表示，公式2的曲線圖如圖7所示。例如，如果一個時鐘信號具有-35dBc的非諧波雜散，則由圖可知該雜散能夠引起約0.006UI的周期性的峰值間抖動。

使用此曲線圖時，切記抖動值僅適用于單雜散分量，存在多個雜散時，公式2所示的arctan函數自變量中必須對每個雜散的貢獻求和。此外，該曲線圖不涉及隨機抖動問題，其效應必須單獨考慮［5］。

例如，與N個雜散相關的峰峰值抖動公式如下：

4 結論

DDS的DAC輸出所產生的頻譜在采樣頻率倍頻附近排列著多個基波（鏡像頻率），這些鏡像頻率的幅度是周期性抖動的主要來源，濾波器輸出端和接收器輸入帶寬內的任何雜散都會降低DDS做為時鐘輸出的性能，降低幅度與雜散幅度成正比。因此，設計DAC重構濾波器之前，應該對重構濾波器特性和性能有充分的了解，以確保其滿足具體的應用要求。

圖6 濾波器A、B、C的濾波效果對比

圖7 時序抖動與雜散干擾的關系

［1］徐振英.數模轉換器應用技術［M］.北京：科學出版社，2000.

［2］袁光德，李文林.電子技術及應用基礎［M］.北京：國防工業出版社，2007.

［3］胡圣堯，關靜著.模擬電路應用設計［M］.北京：科學出版社，2009.

［4］森榮二.LC濾波器設計與制作［M］.北京：科學出版社，2006.

［5］華南盾，戴鰲前.模擬電路測量與實驗［M］.上海：上海交通大學出版社，1985.

The Performance Analysis of DDS Restructuring Filter Based on the Discrete Component

Geng JiMu Shibo
(The Air-to-Air Missile Academy of China,Luoyang Henan 471009)

There are many image frequency in the output frequency spectrum of DDS's DAC,these image frequency is primary factor which cause output frequency Jitter,if we want to eliminate this,we must fully understand the charac?teristic and the best structure of the filter.This article introduce how to establish the best LC low pass filter,and giving the performanceanalysis and contrast for the different filter structure.

DDS;DAC;filter;Jitter;image frequency

TN713

A

1003-5168（2016）11-0069-04

2016-9-28

耿籍（1974-），男，碩士研究生，高級工程師，研究方向：雷達導引頭嵌入式計算機設計。