PLL頻率合成器設計與實現

江漢大學物理與信息工程學院 段金杰 蔡 婷 竇彥軍 趙啟輝

?

PLL頻率合成器設計與實現

江漢大學物理與信息工程學院 段金杰 蔡 婷 竇彥軍 趙啟輝

【摘要】介紹一種高穩定度的基于鎖相環技術的頻率合成器的設計方法。它利用鎖相環技術閉環鎖定信號頻率，同時使用CPT原子鐘作為參考頻率信號，使得系統的穩定度得以大幅度的提高。介紹了電路中環路濾波器和壓控振蕩器的設計方案。

【關鍵詞】CPT原子鐘；PLL；頻率合成器；穩定性

1　引言

穩定的頻率源的設計是一項技術要求很高的先進電路設計，它是一種用來提供穩定的頻率信號的設備，它的穩定度在很大程度上直接影響一些精密儀器的性能。現在精密儀器設備對頻率源的精度和頻譜等指標的要求越來越高，所以設計一種高穩定度的頻率合成器是十分有意義的。

利用鎖相環技術設計的頻率合成器是一種高性能的頻率源，它可以有效的將參考時鐘信號的穩定度傳輸給我們所需要的輸出信號。一般的鎖相環常采用圖1所示的電路形式。本設計以CPT（相干布居囚禁）原子鐘作為頻率參考，CPT原子鐘的頻率穩定度優于10-10。如果將這一穩定度能傳遞給輸出頻率，我們將會得到一個頻率穩定度較高的頻率源.同時通過單片機進行頻率設定和檢測就可以十分方便的應用到電學實驗中。

圖1　一般鎖相環的電路形式

2　系統實現方案

本系統以CPT原子鐘為頻率參考，VCO（壓控振蕩器）產生頻率信號之后經過兩級分頻器分頻之后通過PD（鑒相器）與參考信號進行比較，得到的誤差信號經過LPF（環路濾波器）處理之后傳遞給VCO，構成一個閉環控制。

一般的CPT原子鐘的輸出頻率為10MHz,所以頻率參考信號也經過分頻器降低頻率之后再進行使用。所有分頻器的分頻比由單片機進行控制。新的系統電路組成如圖2所示。

2.1CPT原子鐘

基準參考頻率采用CPT原子鐘，我們平時所用的高精度時鐘一般每年大約會有1分鐘的誤差，在日常生活中影響不大，但是在高要求的科研生產任務中準確的計時工具是極其重要的。目前世界上最精確的計時工具就是原子鐘。CPT原子鐘通是利用原子的相干布居囚禁原理設計而成的一種原子鐘，具有功耗低、體積小、性價比高、頻率穩定度高等優點。

圖2　系統框圖

2.2鑒相器上的使用

鑒相器采用MOTOROLA公司生產的大規模集成電路MC145152-2,MC145152-2采用并行輸入方式，由16根并行輸入數據編程的雙模CMOS-LSI鎖相環頻率合成器。MC145152-2由雙端輸出相位檢測器、邏輯控制、10位可編程÷N（3≤N≤1023）計數器和6位可編程÷A（3≤N≤63）計數器和鎖定檢測部分組成。

φR和φV為相位檢測輸出端，輸出的信號分別為fr和fv可能出現三種情況：（1）頻率fv大于fr或fv相位超前，則φV為低脈沖而φR保持高電平；（2）頻率fv小于fr或fv相位滯后，則φR為低脈沖而φV保持高電平；（3）頻率fv等于fr并且兩者同相那么除了在極短時間內φR和φV為同相低脈沖，二者同時保持高電平。

2.3環路濾波器的設計

環路濾波器的設計采用有源比例積分濾波器，其電路如圖3所示（以 LM358為例）。在設計的過程中主要考慮壓控振蕩器電調靈敏度（kv）、鑒相器靈敏度（kd）、鎖相環路的阻尼系數（a）、環路自然諧振角頻率(wn)以及環路總的分頻次數（n）這幾個參數的計算。a 的取值范圍為 0.5～1.0，一般選擇a=√2。其中kd=VDD/ 2π（VDD 為運算放大器的工作電壓）。

在這里要注意的是wn的值直接決定了環路濾波器的捕捉時間，為了使環路對噪聲有較好的抑制作用，wn要遠遠小于鑒相頻率，一般情況下鑒相頻率為wn的30到1000倍。

圖3　環路濾波器電路模型

2.4壓控振蕩器的設計

MC1648是MOTOROLA公司生產的一款壓控振蕩器，產生信號的頻率可以達到225MHz。如圖4所示，利用C1和L1產生一個tank回路，變容二極管D1、D2包含在tank回路中用來提供給VCO提供一個可變的電壓輸入，變容二極管接反了也是可以震蕩的，但是環路不能鎖定。輸出頻率越高選擇的電容越小，電感也越小。計算公式為：

Cs為靜態電容C1，C1盡量選擇獨石電容，保證電容的穩定性。

Cd為變容二極管的電容值。AGC內部電路可以設定輸出信號tank環路的峰峰值，由于tank環路的電壓變化為輸出緩沖器提供電壓，AGC的電位直接影響到輸出波形，如果輸出頻率超過100MHz，應該增加tank環路的峰峰值以便于使輸出信號更加尖銳，這可以通過在AGC端和最高電源之間串聯一個最小1K?的電阻。

圖4　壓控振蕩器電路

2.5分頻器及其控制電路

參考頻率信號的分頻采用MC145159-2內置的R分頻器，R分頻器由TTL電平控制共有八種分頻比，分別為8，64，128，256，512，1024，1160，2048。

輸出信號因為頻率過高，加上前置分頻器。前置分頻器采用MC12022，通過控制前置分頻器的SW和MC兩端進行分頻比的選擇，可以實現64，65，128，129四種分頻比，在這里為了描述方便我們定義為H分頻。經過前置分頻處理的信號直接傳遞給MC145152-2的信號輸入端，然后利用內部的N分頻和A分頻進行分頻處理。10位÷N計數器，6位÷A計數器。

所有的分頻處理都采用TI公司的MSP430F149單片機進行控制，通過矩陣鍵盤設置分頻比。MC145152-2的LD為鎖定信號輸出端，當環路鎖定之后輸出高電平，失鎖狀態下輸出低電平，將這個引腳連接到單片機的IO口，當環路鎖定的時候單片機可以通過外圍電路給出提示。

3　測試數據

用Aglient 53132A頻率計測試輸出的信號，每30s記錄一個數值，連續記錄三個數值，結果如下。

參考頻率　理論輸出值　實際值1　實際值2　實際值3 10MHz　 80MHz　 80.000002.123　 80.000002.117　 80.000002.125 10MHz　 160MHz　 160.000005.75　 160.000005.82　 160.000005.72 10MHz　 180MHz　 180.000013.25　 180.000013.46　 180.000013.38

4　結語

采用高精度的CPT原子鐘作為參考信號，使得輸出的信號具備高穩定度、高精度等優點。通過PLL技術設計的頻率合成器，具有頻率穩定度高，信號穩定，可以很好的應用在通信、儀器儀表等行業中。

參考文獻

[1]肖運虹,柯璇.基于MC145159的PLL頻率合成器設計與實現[J].山西大學學報(自然科學版),2006,01:36-39.

[2]趙劼成.相干布居數囚禁原子鐘性能研究[D].中國科學院研究生院（武漢物理與數學研究所）,2013.

[3]張冠百.鎖相與頻率合成[M].北京:電子工業出版社,1990.

[4]王蘭勛,榮民.一種位同步時鐘提取方案及實現[J].無線電工程,2003,10:59-61.

[5]趙彥芬.頻率合成器環路濾波器的設計[J].無線電工程,2006,04:39-41.

段金杰（1994―），男，山東日照人，大學本科，研究方向：電子信息工程。

蔡婷（1994―），女，湖北武漢人，大學本科，研究方向：自動化控制。

作者簡介：