基于SoPC的嵌入式飛行體存儲測試系統

摘 要： 由于整套測試系統是嵌入在飛行體等被測目標體內，所以存儲測試對測試系統提出了微體積、微功耗、高性能、高可靠性等嚴格的要求。而傳統的存儲測試系統越來越顯得捉襟見肘，如今片上可編程系統（SoPC）技術的發展為減小系統體積、降低系統功耗、提高系統可靠性提供了有效的技術手段。在傳統存儲測試理論的基礎上，結合SoPC技術，對基于SoPC的嵌入式飛行體微型存儲測試系統進行了設計。相比于傳統的存儲測試系統，基于SoPC的存儲測試系統體積縮小了一半，采樣率、運算速度和存儲容量都得到了大幅度提升。

關鍵詞： 片上可編程系統； 存儲測試； 飛行體； 微體積

中圖分類號： TN98?34； TN06 文獻標識碼： A 文章編號： 1004?373X（2016）20?0035?04

Abstract： Since the whole set testing system is embedded in the flight body and other tested targets， the storage testing has the strict requirements on the testing system， such as micro volume， low power consumption， high performance， high reliability， etc. However， the traditional storage testing system has become incompetent. The development of system?on?a?programmable?chip （SoPC） technology provides an effective technical means to reduce the volume and power consumption of the system， and improve the system reliability. On the basis of the traditional storage testing theory and SoPC technology， the micro storage testing system for flight body was designed. In comparison with the traditional storage testing system， the size of the storage testing system based on SoPC is reduced by two times， and the sampling rate， computing speed and storage capacity of this system are improved significantly.

Keywords： SoPC； storage testing； flight body； micro volume

0 引 言

存儲測試系統作為一種現代測試手段，已經廣泛應用于雷達、聲納、瞬態信號測試、無線探傷等領域。在不同的條件下采樣速率和采樣精度也有所不同，系統的實現方法也各有差異。通常情況下，如果采集速率較低，采集和數據計算機讀取可同時進行。但在高速采集或者采集源移動的情況下，如空中飛行體或水下運動體，這時就需要系統采集功能的同時也應具有存儲功能，存儲數據可事后讀取，黑匣子就屬于這樣的采集存儲器。由于整套測試系統是嵌入在飛行體等被測目標體內，所以存儲測試對測試系統提出了微體積、微功耗、高性能、高可靠性等嚴格的要求[1]，然而傳統的存儲測試系統占用體積大、容量小、數據讀取速度較慢。如今片上可編程系統 （SoPC） 技術的發展為減小系統體積、降低系統功耗、提高系統可靠性提供了有效的技術手段。本文在傳統存儲測試理論的基礎上，結合SoPC技術，研究了一種基于SoPC的嵌入式飛行體存儲測試系統如圖1所示，使其可以應用在各類飛行體的動態存儲測試上。

1 SoPC簡介

SoPC是一種靈活高效的可編程SoC解決方案，它將處理器、I/O口、存儲器、定時器等系統設計所需要的功能模塊，集成到一個芯片上，像一臺小型計算機一樣實現完整功能。它在片上系統的基礎上可采取編程，由單個芯片就可以完成該系統并實現其功能，這種嵌入式的結構具有方便靈活，設計可操作性強等特點，同時對軟硬件有效，應用范圍廣[2?3]。文中采用 SoPC作為處理核心器件的方案，與傳統采用FPGA與單片機聯合控制的方案（見圖2）相比，本方案設計更靈活、成本更低，集成度有大幅度提高，而且硬件的重構性好、處理速度更快、易于升級。

2 系統硬件設計

系統由電源管理模塊、傳感器、信號調理模塊、SoPC系統、閃存模塊、數據讀取模塊組成，見圖3。這里著重介紹SoPC系統的設計，SoPC集成了NIOS Ⅱ軟核處理器、片上RAM、片上A/D、通道選擇器、片上FIFO、片上閃存、內部晶振、PLL、JTAG通信等。將傳統測試系統的A/D、通道選擇器、單片機、CPLD、晶振集成到了一個8 mm×8 mm的芯片上面，本文中的SoPC集成了圖2虛線框中的所有內容，大幅度降低了電路板的面積，并且可以靈活調整這個系統的構成、性能和大小。

本系統的集成度很高，不僅大大減少了電路板的面積，縮小了整套系統的體積，而且可靠的封裝和非線的大幅度減少，使系統能夠承受更強的沖擊，很大程度地提升了系統的可靠性和安全性?；赟oPC的微型存儲測試系統的主要技術性能指標：

（1） A/D采樣率：1 MS/s；

（2） 通道數：8，采集多路加速度，轉速，溫度信號；

（3） 存儲容量：2 Gb/s，最大可擴充到512 Gb/s；

（4） 觸發方式：利用飛行體發射過載作為慣性觸發開啟存儲測試。

2.1 片上ADC

要使用好SoPC的片上A/D，需要做好3個部分，分別是時鐘驅動模塊、ADC內核的調用以及ADC的控制模塊。

ADC內核對于時鐘的輸入有著特殊的約定。驅動ADC的時鐘只有幾個固定的頻率，片上ADC內部有一個分頻器，將輸入的時鐘進行進行分頻，最終得到1 MHz的采樣率。所以需要調用PLL模塊，做出精確的時鐘分頻和時鐘鎖定。

ADC內核的調用像其他IP核的調用，需要在IP Parameter Editor里面對諸多參數進行設定，如圖4所示，需要的設定的參數有core configuration，clocks，reference voltage，channels。

成功調用ADC內核后，還需要對ADC內核進行控制，這里需要編寫一個ADC控制模塊，與ADC內核的命令與應答管腳相連接，對通道選擇、命令使能、忙閑應答等進行控制，如圖5所示。

2.2 CPU設計

由NIOS Ⅱ構建的處理器，需要讀入ADC采集到的12位數據，將數據進行簡單處理，存入NAND FLASH，在這個過程中還要做出觸發判定，將觸發后的有效數據存入FLASH，將無效的數據剔除。存儲結束后將FLASH中的數據讀取出來。為了構建滿足這些功能的CPU，在NIOS Ⅱ里面調用了高速時鐘，高速處理器，大容量RAM，JTAG UART通信口以及對FALSH進行操作的高速I/O口。如圖6所示為CPU的內部構成。

另外為了對FLASH進行高速讀寫，在頂層設計的時候加入了一個2 Kb的FIFO以及其他一些輔助模塊進行高速緩沖，如圖7所示。

3 系統軟件設計

系統軟件由原理圖、VHDL語言和C語言聯合設計，使用模塊化的思想，采用自頂向下的設計思路。系統的頂層用原理圖的方式進行設計，片上A/D的調用和控制、數據的采集和通道選擇用VHDL語言來編寫，NAND FLASH的讀寫控制使用NIOS ⅡSBT軟件[4]用C語言來編寫。軟件設計的總流程如圖8所示。

4 仿真與實測結果

4.1 Modelsim仿真

在系統設計完成后，為了驗證所設計程序的可行性，對時序要求嚴格的部分調用了Modelsim進行仿真驗證，圖9為對片內A/D的控制和8通道數據流時序圖。

4.2 實測結果

用信號發生器和直流電源給A/D輸入8路模擬信號，1，3，5，7通道為直流電平，2，4，6，8通道為正弦波。觸發后開始計時，128 s后FLASH存滿數據，與預期相符。圖10為從FLASH中讀出的部分數據，圖11為圖10的局部放大圖。從讀出的數據上可以看出正弦波和直流電平的交替變化，經換算之后與給定電壓值相符。

5 結 論

本文提出基于SoPC的嵌入式飛行體存儲測試系統，充分利用SoPC技術的優勢，具有小體積、低功耗、集成度高、性能高等優點，能夠嵌入導彈等飛行體中獲取有效數據。從實際結果來看，新系統的整體體積相比傳統的存儲測試系統體積，縮小了一半，并且系統各項指標均比原先有所提升，經實驗測得的數據與理論分析情況相符。此研究對于各類飛行體的設計、驗收及研究有著一定的作用。

參考文獻

[1] 周治良，劉俊，張斌照.基于FPGA及FLASH的數據采集存儲系統設計[J].微計算機信息，2007（7）：91?92.

[2] 葛宇.基于SoPC和SD卡的嵌入式存儲系統設計與實現[D].沈陽：東北大學，2010.

[3] 馬雪松，姚靜波，解維奇，等.運載火箭時序仿真測試系統設計[J].電子器件，2015（2）：436?441.

[4] 見其拓.某導彈便攜式通用測試系統研制[D].哈爾濱：哈爾濱工業大學，2014.

[5] 張瑜，祖靜，張紅艷，等.基于存儲測試技術的彈底壓力測試技術[J].火力與指揮控制，2014（1）：172?175.

[6] 劉書文，駱英.基于NiosⅡ的超聲相控陣數據采集系統[J].儀表技術與傳感器，2014（6）：72?75.

[7] 劉帆，杜紅棉，范錦彪，等.炮口沖擊波超壓無線存儲測試系統設計[J].傳感技術學報，2014（2）：272?276.

[8] 田壯，杜紅棉，祖靜，等.戰斗部動爆沖擊波存儲測試方法研究[J].彈箭與制導學報，2013（3）：66?69.

[9] 周柳奇.基于FPGA的數據采集及存儲測試系統的應用研究[J].計算機測量與控制，2013（6）：1467?1469.

[10] 靳鴻，陳昌鑫，祖靜，等.嵌入式微型應變存儲測試系統設計與實現[J].電子技術應用，2012（11）：84?86.

[11] 洪黎，張合，李豪杰，等.單兵火箭彈自主式初速存儲測試系統研究[J].測試技術學報，2013（1）：8?13.