一種改善寬帶DDS帶內平坦度的設計方法

王文濤，江友平，張　允，蔣路華

(1.解放軍91033部隊，青島 266034；2.中國船舶重工集團集團公司第723研究所，揚州 225001)

?

一種改善寬帶DDS帶內平坦度的設計方法

王文濤1，江友平2，張允2，蔣路華2

(1.解放軍91033部隊，青島 266034；2.中國船舶重工集團集團公司第723研究所，揚州 225001)

摘要：基于現場可編程門陣列(FPGA)加數/模轉換器(DAC)的方式構建了寬帶直接數字合成器(DDS)，提出了用一級均衡器粗調加一級帶內幅度系數校正精調的方式來改善帶內平坦度的方法,為大瞬時帶寬信號在各種場合的應用提供了參考價值。

關鍵詞：帶內平坦度；寬帶；直接數字合成

0引言

直接數字頻率合成器(DDS)[1]以數字技術為基礎,利用了從相位概念出發的頻率合成原理，由于頻率精度高、置頻時間快、相位噪聲低、相位連續等優點，被廣泛應用于雷達、對抗、無線電通信、制導武器以及信號仿真等領域。隨著頻率合成技術的飛速發展，DDS的輸出帶寬、平坦度以及輸出雜散成為制約該技術應用發展的瓶頸。但是隨著超高速Si、GaAs器件的發展，DDS輸出帶寬的限制正在被克服[2]，寬帶、超寬帶DDS的應用已經成為一種需求，比如隨著非常規雷達的發展，為了獲得縱向分辨率，合成孔徑雷達(SAR)和逆合成孔徑雷達(ISAR)一般是通過發射大信號帶寬來實現，這樣對雷達信號模擬瞬時帶寬提出了新的挑戰，往往要求大于1 GHz[3]，甚至要求達到2 GHz，但由于產生的信號帶寬太寬、器件的非線性和群延遲等原因，導致寬帶信號模擬中幅度一致性很差(有時達到10 dB)，而SAR和ISAR信號模擬往往要求嚴格的帶內平坦度，為了解決這一應用問題，本文對寬帶DDS的輸出帶內平坦度作研究，為了節約成本，采取對基帶帶內幅度進行系數校正加幅度均衡的方式，以改善整個帶內平坦度。

1幅度校正原理

DDS技術是一種把一系列數字量形式的信號通過數/模轉換器(DAC)轉成模擬量形式的信號合成技術[4]。目前最廣泛的一種DDS方式是利用高速存儲器作查找表，然后通過高速DAC產生已經用數字形式存入的波形，正弦輸出是最普遍的一種。工作時，頻率控制字在每一個時鐘周期內與N位相位累加器相加，得到的地址值去查正弦查找表只讀存儲器(ROM)，將查找表相位值轉化成對應的數字化正弦幅度值，形成的波形序列經數模轉換器(DAC)得到模擬量信號輸出，最后經低通濾波器(LPF)實現平滑的正弦輸出信號。傳統的DDS生成方式如圖1示。

圖1　DDS原理框圖

由于直接采用傳統DDS芯片的方式一般不具備幅度調整功能，而采用現場可編程門陣列(FPGA)加DAC的方式可以產生具備幅度調整功能的DDS，采用FPGA加DAC的模式可以實現用戶的任意可編程，這種方式即任意波形產生器的方式，很容易實現幅度的校正。其原理是通過實際測試得到DDS的帶內功率曲線，通過加一級幅度均衡器進行幅度粗調，然后對實測功率作分析，通過在信號前端對數字域信號加一級幅度系數校正進行精確校準，

在必要時，可以根據多次測試結果對幅度系數作微調來滿足系統平坦度的要求。具體實現是采用Xilinx ISE下的DDS 核構建高速DDS的方式產生所需數字量波形，在已知均衡器輸出結果的情況下在數字域對波形幅度作系數調整，再通過高速DAC恢復出模擬量信號來達到整個系統對平坦度的要求。

DDS 核基本原理也是正弦查找表，其原理如圖2示：工作在系統時鐘fclk下，相位增量Δθ在每一個時鐘周期內與累加器相加后經量化器得到正弦查找表的地址量供查找表尋址，最后形成正余弦波形數字量序列{sin[θ(n)]/ cos[θ(n)]}輸出。輸出的頻率fout由以下公式得出：

(1)

式中:Bθ(n)為相位累加器位寬;fclk為系統時鐘。

生成的序列經DAC后得到最終的模擬輸出，本文就是基于FPGA加DAC的方式來改善DDS帶內平坦度的。

圖2　DDS核原理框圖

2系統方案設計

系統由DDS板、濾波放大校準組件、電源等組成。DDS由高速DAC和FPGA以及相應的外圍電路組成，濾波放大校準組件由濾波器、放大器以及幅度均衡器組成。系統具體組成框圖見圖3。

圖3　系統組成框圖

3DDS設計

圖4　寬帶DDS構成框圖

單個DDS內核直接采用Xilinx ISE下的DDS核，時鐘頻率f設置為250 MHz，輸出動態范圍設置為84 dB，同時將相位增量即頻率和相位偏置即起始相位設置為可編程方式，其它參數缺省即可，具體配置見圖5。

本文中采用8個250 MHz的DDS核構建一個2 GHz采樣率的DDS內核，構建的DDS核的頻率、起始相位任意可設。參數的計算通過ISE軟件下的System Generator工具實現。System Generator為Xilinx針對信號處理而開發的內嵌在Matlab下的數字信號處理(DSP)工具，能夠在Matlab下使用圖形化語言、m語言直接生成硬件描述語言(HDL)原碼和網表。參數計算框圖如圖6所示。

圖5　DDS Core配置框圖

圖6　寬帶DDS參數計算框圖

設用戶輸入頻率為1 Hz精度，相位為1°精度，相位累加器取32 bit，由式(1)可得：

(2)

代入參數有：

式中：fout為用戶輸入頻率，該處為1 Hz； Bθ(n)為相位累加器位數，該處為32 bit；fclk為單個DDS 核的采樣時鐘，該處為250 MHz。

式中：ΔP為DDS Core起始相位相差量；n為DDS Core的個數，此處為8。

式中：P為DDS 核起始相位；P0為用戶輸入相位，該處為1°。

4濾波放大校準組件設計

考慮到經過數字校正后，信號差損會比較大，此時信號的功率可能低于-20 dBm，對于一般的混頻系統而言，中頻端一般要求不低于-10 dBm，因此需要對DDS輸出的中頻信號作放大補償，在補償之前應對信號進行濾波處理，經濾波放大，再濾波，然后再經幅度均衡器后直接輸出。校準組件設計圖如圖7所示。

圖7　校準組件設計圖

實際上由于器件的非線性、信號處理中的截位處理以及后端均衡器的插損不一致，經過均衡器后其平坦度可能與理想情況稍有偏差，這時通過在數字域對信號幅度作系數校正的方式加以精調，可以繼續提高寬帶信號的帶內平坦度。

5校正系數設計

幅度校正系數的設計是基于DDS幅度可編程來實現的，經過測試，2 GHz采樣寬帶DDS的功率數據如表1示，功率曲線如圖8所示。

表1　實測功率

圖8　功率曲線

對各頻點按最低輸出功率進行歸一化處理量化到最大輸出得到各點歸一化系數如圖9所示，由于選用的DAC是14 bit位寬，DDS的輸出也是14 bit位寬，故最大數字量輸出為3FFF(十六進制)，乘以系數得到DDS校正系數kN(見表2)，按公式(6)對DDS core 的輸出序列sin[θ(n)]作幅度調整，得到的序列sin(θ)N作為DAC的輸入:

(3)

式中:sin[θ(n)]為正弦數字量序列;kN為各頻點校正系數；N為各個頻率點。

圖9　歸一化曲線

頻率(MHz)系數校正系數k(Hex)頻率(MHz)系數校正系數k(Hex)1000.9222373B055000.9349933BD51500.9234973B195500.9388893C152000.9247613B2E6000.9441343C6B2500.9260273B436500.9575073D463000.9272983B577000.9575073D463500.9285713B6C7500.9754693E6D4000.9298493B818000.9825583EE14500.9311293B968501.0000003FFF

經Matlab模擬仿真的信號其帶內平坦度起伏在0.2 dB以內，功率曲線如圖10所示。

圖10　校正后功率曲線

實際應用中，對頻率變化的控制要求步進更細、精度更高，因此要求對每個帶內頻率點幅度可控，對歸一化曲線作6階數據擬合得到校正曲線的擬合函數:

y=0.915 002+0.000 096 932 3×x-3.160 54×10-7×x×102+4.244 889×10-10×x×103-7.984×10-15×x×104-5.933 48×10-17×

x×105

(4)

式中：y為校正系數；x為各個頻率點。

曲線如圖11所示。

圖11　擬合函數曲線圖

由擬合函數可以得到任意頻率點的校正系數kN，根據實際需要選擇合適的頻率步進對幅度作校正可以滿足系統對平坦度的需求。

圖12為實測的一個帶寬100 MHz的線性調頻信號，可見信號幅度的一致性較好。

圖12　實測線性調頻信號

6結束語

本文通過FPGA+DAC構建了寬帶DDS，通過

對信號幅度均衡處理作粗調以及對數字域幅度作系數校正精調的方式，實現了對寬帶DDS基帶內信號功率平坦度的改善，保證了基帶信號較好的幅度起伏特性，以便滿足各種應用場合的需求。

參考文獻

[1]程佩青.數字信號處理教程[M].北京:清華大學出版社, 2007.

[2]楊小牛,樓才義,徐建良.軟件無線電原理與應用[M].北京:電子工業出版社,2001.

[3]蔡希堯.雷達系統概論[M].北京:科學出版社,1983.

[4]趙宏飛.4～8 GHz寬帶DDS鎖相掃頻源的研制[D].成都:電子科技大學,2002.

[5]中航雷達與電子設備研究院.雷達系統[M].北京:國防工業出版社,2008.

A Design Method to Improve in-band Flatness of Wide-band DDS

WANG Wen-tao1,JIANG You-ping2,ZHANG Yun2,JIANG Lu-hua2

(1.Unit 91033 of PLA,Qingdao 266034,China;2.The 723 Institute of CSIC,Yangzhou 230037,China)

Abstract:This paper establishes wide-band direct digital synthesizer(DDS) based on the method of field programmable gate array (FPGA)+digital to analogue converter (DAC),presents the method using coarse adjustment of one-level equalizer + exact adjustment of one-level in-band amplitude coefficient emendation to improve in-band flatness,which provides reference value for the application of large instantaneous wide-band to various situation.

Key words:in-band flatness;wide-band;direct digital synthesis

DOI:10.16426/j.cnki.jcdzdk.2016.01.017

中圖分類號：TN741

文獻標識碼：A

文章編號：CN32-1413(2016)01-0080-05

收稿日期:2015-07-06