基于TS201與FPGA的數字信號處理系統設計

王韓 孫紅勝 陳昌明

摘 要： 研究了一種符合VPX標準的多處理器數字信號處理系統的硬件設計與實現。該系統基于VPX標準3U板卡，采用2片ADSP TS201作為上層運算單元，1片Kintex 7系列FPGA作為底層處理單元和數據交換中心，提出利用鏈路口將ADSP TS201與FPGA互連，組成靈活的三點環型架構。系統指標和實際應用表明，該系統具有很強的運算能力和較高的靈活性。

關鍵詞： 數字信號處理； TS201； FPGA； VPX； 鏈路口

中圖分類號： TN409?34 文獻標識碼： A 文章編號： 1004?373X（2016）05?0078?03

實時數字信號處理，數據量大、處理速度要求高，因此需要根據運算需求和應用環境，選擇合適的計算芯片進行合理的架構，組成適應于不同需求的數字信號處理系統。DSP在處理速度上，往往不及FPGA，但在算法的易實現性方面，DSP還有相當的優勢。FPGA的特點是運算能力強和邏輯可配置，使用FPGA能增強系統性能和靈活性。結合兩者優點，采用DSP+FPGA作為核心架構，已經成為目前數字信號處理系統設計的流行方式。本文設計了一種基于雙DSP與FPGA，符合VPX標準的高速數字信號處理系統。該系統采用VPX 3U板卡標準，使用ADI公司的ADSP TigerSHARC 201系列數字信號處理芯片（TS201）與Xilinx公司的 Kintex 7系列FPGA芯片，提供強大的數據運算能力。同時配有豐富的數據存儲資源，以提高系統的綜合性能。整個系統具有運算能力強、結構靈活、可擴展性好等特點，能廣泛應用于寬擴頻通信、軟件無線電、雷達信號處理等高速數字信號處理領域。

1 系統的設計

整個數字信號處理系統可分為DSP，FPGA和VPX總線3個部分。DSP部分的核心是2片ADSP TS201芯片，同時配有擴展存儲能力的SDRAM芯片和用于存儲非易失性數據的FLASH芯片。根據DSP的特點，DSP部分主要負責處理相對復雜的上層運算。FPGA部分采用Xilinx公司的Kintex 7系列芯片，連接有DDR3以擴展存儲能力，增加SRAM芯片以豐富可利用的高速緩存資源，FPGA部分主要負責算法相對簡單但數據量較大的底層運算和系統的數據交換。2片DSP與1片FPGA之間采用鏈路口相互連接，形成三點架構[1]。這種三點互聯的松耦合、環型架構方式，使得整個系統既可以按串行的流水線方式運作，也可以按兩點或三點并行的方式運行，具有很大的靈活性。另外，系統通過VPX總線和外部連接，采用PCIe高速串行傳輸協議，保證了系統的數據交換能力。系統功能框圖，如圖1所示。

1.1 DSP部分設計

DSP芯片選用ADI公司的TigerSHARC系列ADSP TS201芯片。相比于目前一些主流的高端DSP芯片，如TI公司的C6678多核DSP等，TS201的運算性能略顯不足，但TS201功耗低、發熱量較小，更加適合于VPX導冷散熱機箱。且TS201具有很好的多片聯合能力，采用多片聯合的方式能彌補TS201在運算能力方面的不足[2]。

圖1 數字信號處理系統功能框圖

TS201是一款高性能的靜態超標量數字信號處理芯片，采用單指令多數據（SIMD）架構，在最高600 MHz時鐘的驅動下，能夠提供3.6 GFLOPS的32位浮點處理能力或14.4 GOPS的16位定點處理能力。芯片有24 Mb的內部存儲資源和14通道的DMA單元，保障了大數據量運算時，數據的內部存儲和調度[3]。外部接口包括外部總線接口、HOST接口、鏈路口（LinkPorts）、SDRAM接口以及E2PROM接口。外部總線接口和HOST口，使TS201能夠方便地與外部處理器或其他TS201聯合工作，組成多核處理系統。4個鏈路口，采用低壓差分信號技術（LVDS）和雙數據率傳輸技術（DDR），每個接口都有獨立的收發模塊，能同時進行數據收發，總吞吐能力[3]可達4 GB/s。使用該接口能及時將數據讀入或送出，實現芯片內處理能力與外部I/O能力的平衡[4]。

VPX 3U標準板卡，面積資源有限，使用多片DSP雖然能提高系統的處理能力，但同時也會增加PCB布線制板的難度，降低系統的可靠性。綜合各方面因素考慮，本系統使用兩片TS201芯片相互聯合。兩片TS201之間利用外部總線接口和2條鏈路口相連。外部總線接口，對總線上的資源進行統一的地址編碼，使TS201能互相訪問對方的片內資源和總線上的其他資源，具有很好的共享性，是一種緊耦合的連接方式。鏈路口傳輸能力強，能大大提高TS201之間的數據交換能力，是一種松耦合的連接方式。兩種接口相結合，形成一種松緊耦合的連接方式，兼具共享性和高性能。

為提高系統的綜合性能，滿足各類算法的處理要求，在TS201之間的總線上掛載了兩片大容量的SDRAM芯片，既可以用于中間處理數據的存儲，也可以作為共享內存用于數據交換。另外還掛載了一片FLASH芯片，用于存儲啟動程序和其他非易失性數據。

1.2 FPGA部分設計

Kintex 7是Xilinx公司推出的一類高性能的系列產品，本系統選用的具體型號為XC7K325T。該芯片具有35萬個邏輯單元，并有4 000個數字信號計算單元（DSP Slices），單元采用25×18位乘法器，適合于運算過程相對簡單、數據量大、速度要求高的底層運算，其可級聯的加法器結構有利于快速實現信號的濾波處理。芯片的內部RAM資源總容量達32 Mb。其I/O支持大部分的單端、差分傳輸標準，同時內置有源同步接口邏輯和數控阻抗，滿足各類芯片的各種接口協議要求。芯片內有1個支持PCIe X8 Gen2協議的IP硬核。另外還有16個GTX接口單元，能支持包括PCIe，Serial RapidIO在內的多種高速串行傳輸協議[5]。

FPGA配置有DDR3存儲資源，采用滿頁突發的訪問方式，既可以滿足各種運算存儲需求，又可以經過FPGA和鏈路口與DSP連接，擴充DSP的可用存儲空間。另外，配置有1片總容量144 MB的SRAM，工作時鐘可達360 MHz，采用雙數據率傳輸技術，在FPGA片內RAM資源不足時，可作為高速緩存使用。

除了進行數據處理，FPGA還是整個系統的數據交換中心。一方面FPGA與VPX總線連接，作為系統與外部數據交換的總通道；另一方面，FPGA與DSP部分相連，DSP部分數據的收發都需要經過FPGA。

FPGA與2片DSP之間各使用2個鏈路口互連，形成一個環型的三點架構。各個節點之間都能相互直接收發數據，每個節點都可以作為運算的中心，既可以各節點單獨運行，又可以一點為中心兩點并行，還可以三點同時并行，在算法實現上具有很大的靈活性。

1.3 VPX總線與系統的連接設計

本系統基于VPX 3U板卡標準，通過支持高速差分傳輸的MultiGig RT2連接器，接插到VPX機箱背板上，與VPX總線相連。MultiGig RT2連接器分為P0，P1和P2三個連接區域[6]。其中，P0區域與系統的電源、復位、參考時鐘、配置模塊和I2C總線部分相連接，VPX總線通過P0模塊為系統提供電源，對系統進行控制。P1區域有12對高速差分線與FPGA相連，其中8對作為PCIe協議的傳輸線，是系統與外部進行數據交換的主通道。FPGA通過內部的PCIe IP硬核，實現與VPX總線上其他支持PCIe協議的系統之間的數據交換。P2區域為預留的32對高速差分線，與FPGA相連，可以實現SDI，SRIO，SATA等串行傳輸協議，也可以作為自定義接口與VPX總線上其他系統進行連接。

2 系統指標與應用實例

系統的處理能力：單板32位浮點運算速度每秒7.2億次，16位定點運算速度每秒28.8億次，FPGA內部數字信號處理單元能提供2 845 GMAC/s的運算能力。系統的存儲資源：DSP部分內外部動態存儲能力560 Mb，另外還有一片4 Mb的FLASH芯片；FPGA內部RAM資源16 Mb，外部SRAM資源144 MB，擴展DDR3存儲資源512 MB。系統的數據交換能力：DSP之間數據交換總帶寬可達20.8 Gb/s；FPGA與2片DSP之間總傳輸能力達到32 Gb/s；系統與VPX總線相連的PCIe接口，傳輸能力可達40 Gb/s。

以OFDM調制解調仿真算法為例，對系統的性能和設計思想進行驗證。OFDM信號的調制和解調過程既有相對復雜的上層編碼算法，也有運算量較大的底層FFT/IFFT運算。根據DSP部分與FPGA部分的運算能力和特點，結合OFDM算法的實現過程，最終采用三點并行處理的方式，仿真算法在系統上的配置如圖2所示。

實際測試表明，本系統能很好地實現OFDM調制解調仿真算法，且與單一的DSP系統或FPGA系統相比，性能上有顯著提高，易實現性方面有明顯改善。

3 結 語

目前，VPX標準以其出色的電氣特性、優良的機械結構，正逐漸成為軍事通信、航空航天等高可靠性領域的推薦標準。在基于VPX標準的信號處理設備中，數字信號處理系統往往是不可缺少的部分。本文設計的基于TS201與FPGA的、符合VPX標準的數字信號處理系統，具有很強的運算能力和靈活的架構方式，能夠適應各種類型的處理算法；利用高速的鏈路口，將各處理器互聯，有效地解決了處理速度與I/O能力不平衡的問題；利用標準的PCIe接口與外部VPX總線連接，使系統能夠方便地與其他系統相連，實現功能擴展。綜上所述，本文設計的數字信號處理系統具有一定的應用前景和推廣價值，并已成功應用于某軟件無線電平臺項目中。

參考文獻

[1] 杜金榜，鐘小鵬，王躍科.多DSP并行處理系統的設計與開發[J].計算機測量與控制，2006，14（5）：658?660.

[2] 劉書明.ADSP TS20XS系列DSP原理與應用設計[M].北京：電子工業出版社，2007.

[3] Analog Device. ADSP TS201 TigerSHARC embedded processor： datasheet （Rev. C） [EB/OL]. [2006?11?05]. http： //www.analog.com/media/en/technical_documentation/data_sheets/.

[4] WU Q， GAO Q， LI X W， et al. Hardware design of image information processor based on ADSP?TS201 DSPs [C]// 2009 IEEE International Workshop on Imaging Systems and Techniques. Shenzhen， China： IEEE， 2009： 155?158.

[5] Xilinx. 7 series FPGAs overview [EB/OL]. [2014?02?18]. http：//www.xilinx.com/support/documentation/data_sheets.

[6] VMEbus International Trade Association. American national standard for VPX baseline standard： ANSI/VITA 46.0?2007 [S]. US： VMEbus International Trade Association， 2007： 10.

[7] 陳春輝，黃俊，陳亞駿.利用FPGA實現與TS201的LinkPort高速數據互聯[J].信息技術，2007，31（3）：56?58.

[8] Analog Device. ADSP TS201 TigerSHARC processor hardware reference [EB/OL]. [2005?04?11]. http：//www.analog.com/media/en/technical_documentation/data_sheets/.