基于UVM的SPI總線控制器驗證

摘 要：本文通過應用UVM高級驗證方法學，搭建適用于SPI總線控制器的驗證平臺和驗證環境，并實現對其不同模式下數據傳輸的功能驗證，提供了一種可重用的高效驗證方法，有利于提高驗證效率，縮短設計周期。

關鍵詞：UVM；SPI總線控制器；仿真驗證

隨著超大規模集成電路的不斷發展，驗證工作已經占據整個研發周期的70%到80%，芯片驗證的效率已成為影響芯片研發周期的重要部分，因此選用一種高效率、可復用的驗證方法學成為芯片驗證的關鍵。

UVM是Universal Verification Methodology的縮寫，全稱即通用驗證方法學。

這種方法學是由Cadence、Mentor和Synopsys公司聯合推出的驗證方法學，起源于OVM（Open Verification Methodology）[ 1 ]。它采用了諸多當前主流驗證方法學的優點，可以為工程師提供隨機化的激勵產生方式及具有可重構性的驗證部件，以此來提升驗證效率。

本論文結合在研發某芯片設計中的SPI總線控制器，應用UVM搭建仿真驗證平臺，完成SPI總線控制器的驗證工作，為以后芯片研制中的SPI控制器驗證提供了可重用的驗證環境。

1 SPI總線控制器簡介

SPI是一種高速的、全雙工的同步通信總線，使用四根通信線路，極大的節約了芯片的管腳數目，同時節省了PCB版上布局空間[ 2 ]。出于簡單易用的特點與特性，更多的芯片開始集成SPI總線接口。SPI通信雙方為主、從關系，在這種工作模式下，通常有一個主設備和一個或多個從設備，設備之間可以用4線模式（雙向傳輸時）或3線模式（單向傳輸時或單主單從工作模式）連接。

SPI是為環形總線的結構，主控制設備通過產生移位時鐘來發起通訊。……