基于PowerPC的遠程數(shù)據(jù)實時采集系統(tǒng)設計

龔俊亮,朱 弘（.中國電子科技集團公司第三十八研究所； .孔徑陣列與空間探測安徽省重點實驗室,合肥 30088）

?

基于PowerPC的遠程數(shù)據(jù)實時采集系統(tǒng)設計

龔俊亮1,朱 弘2
（1.中國電子科技集團公司第三十八研究所； 2.孔徑陣列與空間探測安徽省重點實驗室,合肥 230088）

摘 要：結(jié)合數(shù)據(jù)采集在雷達技術中的應用，介紹了一種基于PowerPC的遠程數(shù)據(jù)實時采集、運行狀態(tài)及故障監(jiān)視系統(tǒng)的設計方法。介紹了系統(tǒng)整體架構(gòu)，給出了硬件原理框圖和軟件設計概要。經(jīng)測試表明，該設計能實時準確的采集遠程數(shù)據(jù)，運行穩(wěn)定可靠，滿足了設計的技術指標，效果良好。

關鍵詞：PowerPC；FPGA；實時；數(shù)據(jù)采集

1 引言

近年來，隨著遠程預警探測雷達的規(guī)模越來越大，集成的設備越來越多，快速準確地收集和分析各工作單元工作是否正常就成為現(xiàn)實的需求。利用嵌入式技術對相應的設備工作參數(shù)進行采集，一方面可以及時了解各工作單元的工作狀態(tài)，另一方面也可將采集的參數(shù)集中送至主控單元，為主控單元做出控制命令提供參考依據(jù)。

2 系統(tǒng)硬件構(gòu)成

電路設計上，選用Freescale公司的QorlQ P2020為主控芯片，配置系統(tǒng)的各個參數(shù)，由于系統(tǒng)要與雷達的多個工作單元進行數(shù)據(jù)交互，為了減少接口芯片的種類，采用FPGA來進行接口的銜接。

（1）QorlQ P2020芯片介紹。P2020處理器基于45nm技術低功耗平臺，最高主頻可達1.2G Hz。每個處理器包含兩個e500 Power Architecture核心與外設，可以實現(xiàn)通過網(wǎng)口在線下載并燒寫操作系統(tǒng)和應用程序，并通過以太網(wǎng)固化和更新PowerPC程序，P2020憑借其低功耗設計及單線程高性能，非常適合雷達數(shù)據(jù)采集控制層面的應用。

（2）FPGA芯片介紹。FPGA作為一種專用集成電路，解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)量有限的缺點，芯片編程配置靈活，開發(fā)周期短，系統(tǒng)簡單，具有集成度高、體積小、功耗低、高速I/O 端口多、可在線系統(tǒng)編程等優(yōu)點。在此選用Xilinx公司的XC7K325T。

（3）底層數(shù)據(jù)采集。大型雷達需要采集的數(shù)據(jù)眾多，且考慮到兼容性，我們通過多種方式來采集現(xiàn)場數(shù)據(jù)：通過RS232/RS422、TTL、IIC，光纖、以太網(wǎng)直接進行數(shù)據(jù)采集，系統(tǒng)的總體設計框圖如圖1所示。整套硬件設備可在單板中設計實現(xiàn)。

（4）數(shù)據(jù)存儲。對于數(shù)據(jù)存儲，由于系統(tǒng)實時采集各工作模塊工作狀態(tài)數(shù)據(jù)，數(shù)據(jù)量不大，且系統(tǒng)收到數(shù)據(jù)之后統(tǒng)一打包處理發(fā)送給主控單元，并不會有太長的時間延時，故數(shù)據(jù)存儲只需要進行緩存，我們采用FIFO對數(shù)據(jù)進行存儲。

FIFO的本質(zhì)，其實就是一種特殊的雙口RAM，通過編程實現(xiàn)的FPGA內(nèi)部有可用的雙口RAM資源，利用FPGA強大的內(nèi)部資源，在 FPGA內(nèi)部編寫程序集成 FIFO。XC7K325T內(nèi)部具有16020Kb的Block RAM，可以提供足夠的雙口RAM資源。本系統(tǒng)為了使代碼模塊共用，減少開發(fā)的工作量，取最大深度的FIFO進行統(tǒng)一設計，F(xiàn)IFO深度為2K*16bits。

（5）光纖接口設計。Xilinx公司在其XC7K325T中最多集成了16路高速GTX，為了方便用戶對GTX的使用，Xilinx公司提供了一個對GTX進行Wrapper的IP core，其名稱是transceivers IP，本系統(tǒng)采用起始號（4字節(jié)）+功能號（4字節(jié)）+數(shù)據(jù)（128字節(jié)）+校驗（2字節(jié)）+結(jié)束號（4字節(jié)）的簡化數(shù)據(jù)包模式進行遠程數(shù)據(jù)的采集。

（6）IIC接口設計。IIC總線是雙向、兩線、串行、多主控接口標準，具有總線仲裁機制，本系統(tǒng)為了提高系統(tǒng)的集成度，將IIC控制器嵌入FPGA內(nèi)，系統(tǒng)設計把控制器從邏輯上分成兩個狀態(tài)機，分別為命令狀態(tài)機和時序狀態(tài)機，其中，命令狀態(tài)機用于管理IIC總線上的命令狀態(tài)，并實現(xiàn)IIC總線讀寫操作命令狀態(tài)的轉(zhuǎn)移過程；時序狀態(tài)機用于實現(xiàn)IIC總線啟動、停止、讀、寫、確認等命令的具體時序關系。

3 FPGA與P2020通信

FPGA完成系統(tǒng)與外部接口的通信功能，而 P2020負責與主控進行數(shù)據(jù)交互，F(xiàn)PGA在其采集到數(shù)據(jù)后，通過localbus將按協(xié)議打包好的數(shù)據(jù)發(fā)送給P2020，localbus采用數(shù)據(jù)/地址線復用的形式，通過Buffer進行驅(qū)動和隔離，采用16bits寬度，本設計中采用Motorola CPU總線架構(gòu)，即大端模式。

4 軟件設計

本系統(tǒng)軟件設計的操作系統(tǒng)采用Wind River公司的VxWorks6.5版本。軟件設計的主要工作是VxWorks操作系統(tǒng)BSP的設計實現(xiàn)。它的主要功能為屏蔽硬件，提供操作系統(tǒng)的驅(qū)動及硬件驅(qū)動。Wind River公司在集成開發(fā)環(huán)境WorkBench中提供了許多典型設計的BSP軟件包，設計人員只需要在這些BSP上進行針對修改即可。本設計根據(jù)需要，驅(qū)動程序設計包括NOR FLASH驅(qū)動、以太網(wǎng)接口驅(qū)動和RapidIO接口驅(qū)動，因不是本文討論重點，不再一一贅述。

5 結(jié)語

本文設計了一種對雷達各工作單元進行數(shù)據(jù)采集、運行狀態(tài)及故障監(jiān)視系統(tǒng)，將PowerPC引入系統(tǒng)應用中，實現(xiàn)對雷達運行狀態(tài)的實時監(jiān)測，其強大的數(shù)據(jù)通信、處理功能，為大型雷達各設備工作狀態(tài)的監(jiān)控提供了有力保障。同時，采用FPGA進行外部接口互連設計，能夠很好的對未來雷達設備的擴充提供兼容設計，該設計具有硬件可裁減、可擴充、可升級、軟件在線可編程的特點，使得設計的系統(tǒng)在規(guī)模、功耗、體積上有很大的優(yōu)勢。經(jīng)測試表明，該設計能實時準確的采集遠程數(shù)據(jù)，運行穩(wěn)定可靠，滿足了設計的技術指標，效果良好。

參考文獻：

［1］付雪,卜雄洙，沈碧云.基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)的設計與實現(xiàn)［J］.儀表技術,2013（12）：6-9．

［2］孫東亞,張亞棣,李亞暉.一種PowerPC和FPGA結(jié)構(gòu)的遠程接口單元設計方法［J］.航空計算技術,2015（03）：118-121．

DOI：10.16640/j.cnki.37-1222/t.2016.12.114

作者簡介：龔俊亮（1988-），江西豐城人，工程師，主要從事：雷達波控設計。