DTMB多通道調制器的設計與實現

賈旭光，佟　璐，陽　輝，潘長勇，

(1.清華大學 信息技術研究院，北京 100084； 2.數字電視國家工程實驗室(北京)，北京 100191)

DTMB多通道調制器的設計與實現

賈旭光1，佟璐2，陽輝1，潘長勇1，2

(1.清華大學 信息技術研究院，北京 100084； 2.數字電視國家工程實驗室(北京)，北京 100191)

摘要:在地面數字電視基站建設中，為了滿足覆蓋區域多套標清和高清節目的傳播要求，常常需要配置多臺數字電視激勵器。為了簡化基站設施建設，提高硬件復用，提出了一種多通道數字電視調制器解決方案，實現僅用一臺激勵器即可完成基站建設。以五通道DTMB調制器為例完成了在FPGA芯片上的實現。經過實際測試滿足設計要求，具有較大的實用價值。

關鍵詞:DTMB；調制器；多通道；FPGA

地面數字電視不同于有線數字電視和衛星數字電視，是通過在地面建立發射基站進行數字電視信號的廣播傳輸。一臺數字電視激勵器只能傳輸有限的標清或高清節目，無法滿足人們對幾十套節目的收視需求。因此，在現有地面數字電視基站建設中，常常需要配置多臺數字電視激勵器，將各臺調制器分別調制到不同的VHF/UHF頻段上，在射頻進行合并接天線發出，完成多套節目的無線廣播。

在城市郊區和農村，頻譜資源較為豐富，數字電視廣播可用頻段較為集中，基于該現狀，本文提出了一種多通道數字電視調制器的設計方案。本設計支持多路DTMB信號調制，每一路均支持全部的DTMB調制模式。本文以五通道為例詳細介紹了多通道調制器的設計與實現。五通道調制器共包含5個DTMB基帶調制模塊和一個多通道合并模塊。DTMB基帶調制模塊完成對輸入TS碼流的DTMB調制和基帶信號輸出，多通道合并模塊完成對5個通道的DTMB基帶信號的上采樣、低中頻調制和合并輸出，合并輸出經過正交調制上變頻到射頻頻段，最后接天線發出。

1DTMB標準介紹

DTMB是我國具有自主知識產權的地面數字電視標準，并于2011年被國際電信聯盟ITU納為地面數字電視國際標準。DTMB以時域正交頻分復用(Time Domain Synchronous-Orthogonal Frequency Division Multiplexing， TDS-OFDM)調制技術為核心，形成了一套完整的自有知識產權體系，在幀結構、調制技術和接收機同步技術上具有鮮明的技術特點[1]。DTMB支持單載波和多載波調制，0.4、0.6和0.8編碼碼率，三種幀頭模式以及QPSK、16QAM和64QAM等多種調制模式，能夠傳輸5.414～32.486 Mbit/s速率的碼流。本設計需要對DTMB調制器的輸出做進一步處理和合并。DTMB調制器的功能框圖如圖1所示。

圖1　DTMB調制器功能框圖

DTMB調制器完成從輸入TS流到地面數字電視廣播信道傳輸信號的轉換。具體流程如下：將接收到的TS碼流進行隨機化處理，以保證傳輸數據的隨機性，接著對數據進行信道編碼，DTMB采用兩級編碼結構(內碼采用LDPC，外碼采用BCH)，經過編碼的數據通過星座映射為符號，對符號進行時域卷積交織，交織后的符號與系統信息TPS結合經過頻域交織后組成幀體數據，幀體數據添加幀頭組成基本信號幀。最后經過基帶后處理SRRC脈沖成型濾波和正交上變頻后變成帶寬為8 MHz的頻帶信號，通過天線發出。

2多通道合并單元設計與實現

多通道合并單元完成對5路DTMB調制器輸出信號的合并，DTMB調制器的符號速率7.56 MSymol/s，經過4倍上采樣和SRRC濾波后，基帶信號輸出時鐘為30.24 MHz。在該時鐘模式下，系統僅能將基帶信號調制到±8 MHz兩個頻點上。為了完成5路信號的合并，至少需要5個頻點才能完成信號搬移，從而需要對輸入基帶信號進行上采樣。本設計對DTMB基帶信號再次進行4倍上采樣，最終合并后的信號采樣時鐘為120.96 MHz。該時鐘模式下，可支持將5路信號根據實際頻譜占用情況調制到15個頻點中的任意5個上。同時，考慮到后級功放在寬頻譜范圍內無法保持增益一致，添加功率調整模塊進行預校正。功率調整模塊可與上采樣模塊交換，上采樣后工作時鐘增加4倍，功率模塊在高時鐘模式下面向FPGA實現時有較大的時序壓力，因此對輸入信號先進行功率調整。多通道合并單元主要包含4個模塊，分別為功率調整、上采樣、低中頻調制和合并限幅。多通道合并單元架構圖詳見圖2。

圖2　多通道合并單元架構圖

2.1功率調整

一個二進制數中非零元素的個數記為該數的權重。一個數的CSD編碼是唯一的，CSD碼中任意兩個非零位不相鄰，且含有的非零位是所有數制表示法中最少的，即權重最小。系數經CSD編碼后，權重最小，能最大幅度地減小運算過程中加法器的數量。

如表1所示，每路經過CSD編碼的常系數乘法器和二進制編碼相比，共節省加法器3個，移位器9個，五通道調制器共需要10個功率衰減模塊(每個通道IQ各需要一個)，因此，總共節省30個加法器和90個移位器。隨著通道數的增長和功率衰減步進的減小，采用CSD編碼的設計對加法器和移位器的節省優勢將越來越明顯。

表1加法器和移位器資源節省對比

功率衰減/dB常系數二進制權重CSD權重加法器減少移位器減少3.00.707955002.50.749973142.00.794355001.50.841464121.00.891243010.50.94415312

2.2上采樣

本設計對基帶信號進一步進行4倍上采樣，系統工作時鐘為120.96 MHz。4倍上采樣通過每兩個采樣點插入3個零實現，經過內插后，需要級聯低通濾波器抑制鏡像頻譜，常用的濾波器有CIC濾波器、半帶濾波器和奈奎斯特濾波器。CIC濾波器具有不需要乘法器，占用資源少的特點，然而，CIC濾波器阻帶衰減差，通帶平坦度差，在實際應用中，常常需要級聯多個濾波器和添加補償濾波器使用，從而增加了實現復雜度。半帶濾波器通帶和阻帶對稱，常與CIC濾波器級聯使用。奈奎斯特濾波器具有歸一化的直流增益和平坦的通帶特性[3]。奈奎斯特濾波器使用較低的濾波器階數就可以得到較大的阻帶衰減。固定系數奈奎斯特濾波器的設計和實現也比較簡單，因此常常被用在抽取和內插器中。

奈奎斯特濾波器的頻率傳遞函數為

(1)

式中：β為滾降因子，取值范圍在[0，1]，1/T為采樣率。奈奎斯特濾波器的單位沖激響應為

(2)

奈奎斯特濾波器有5個主要參數：波段數L，滾降因子β，過渡帶帶寬TW，阻帶衰減AST和濾波器階數N，且3 dB截止頻率為π/L。本文設計的奈奎斯特濾波器參數為：波段數L=6，滾降因子β=0.25，階數N=74。從圖3中可以看出阻帶衰減高達55 dB，滿足項目要求。

圖3　奈奎斯特濾波器頻率響應

2.3低中頻調制

DTMB基帶信號經過4倍上采樣后，采樣時鐘提升為120.96 MHz，因此可以將基帶信號分別調制到±8 MHz、±16 MHz、±24 MHz、±32 MHz、±40 MHz、±48 MHz和±56 MHz頻點上，加上零中頻共有15個頻點可供選擇。在實際應用中經常存在連續頻段被占用的問題，因此，本模塊還要根據實際頻譜占用情況將5路信號靈活調制到15個頻點中的任意5個上。本文采用直接數字式頻率合成器(Direct Digital Synthesizer，DDS)產生調制到如上15個頻點所需的正交頻率信號。每一路基帶信號對應一個DDS模塊，通過對DDS模塊頻率控制字的配置，實現對該路基帶信號15個頻點的任意調制。DDS結構框圖如圖4所示。

圖4　DDS結構框圖

頻率控制字控制累加器的步進，由于本設計對初始相位沒有要求，所以舍棄了相位控制字。累加器位寬為32位，位寬越高，輸出頻率精度越高。截取累加器高12位送入地址計算單元。為了節省片上ROM資源，ROM查找表只存儲四分之一的正弦波形，地址計算單元根據高2位地址信號決定尋址地址。符號調整單元同樣根據高2位地址信號對ROM查找表的輸出進行正負和翻轉調整，地址計算單元和符號調整聯合實現僅存儲四分之一周期波形就能夠輸出完整的正余弦信號。

假設DTMB調制器的基帶信號輸出為Ibb+jQbb，中頻信號為cosw+jsinw，則低中頻調制信號輸出為[4]

Iif+jQif=Ibb×cosw-Qbb×sinw+

j(Qbb×cosw+Ibb×sinw)

(3)

式中：w為低中頻頻率。

每一路基帶信號低中頻調制實現框圖如圖5所示。

圖5　低中頻調制實現框圖

2.4合并限幅

本設計中的功率調整和上采樣中的奈奎斯特濾波器單元均采用了大量了組合邏輯和觸發器資源。加法器的輸入為5路位寬為16的數據，采用合理的加法樹結構和流水單元能有有效減少組合邏輯路徑，減小FPGA時序約束壓力。本設計采用三叉樹結構優化加法器。最終對加法器的輸出進行限幅處理，輸出到DA經過正交調制和功率放大到射頻輸出。三叉樹加法器結構如圖6所示。

圖6　三叉樹加法器結構

3DTMB多通道調制器測試結果及分析

本文將第一路和第二路DTMB基帶信號分別調制到-40 MHz和-32 MHz頻點，對第三路不做調制，對第四路和第五路分別調制到+32 MHz和+40 MHz頻點，然后將多通道調制器的輸出正交調制到730 MHz的載頻上，用頻譜儀觀測得到頻譜圖如圖7所示。

圖7　多通道調制器頻譜圖(截圖)

通過對每路DTMB信號進行解調，MER正常，解調正常，接收圖像無馬賽克。該設計測試通過。圖8為五路解調端星座圖(調制方式分別為16QAM，QPSK和64QAM)。

從頻譜圖和解調端星座圖可以看出，本文設計的五通道DTMB調制器很好地滿足了設計要求。與采用5臺獨立調制器在射頻頻段進行合并的傳統方案相比，本設計在數字域完成對多路調制器信號輸出的合并，使用DDS模塊產生所需低中頻時鐘，能夠精確地控制搬移頻點的時鐘精度，有效減少相鄰頻段間的干擾。同時，整機只采用了1個DA芯片和正交調制芯片，所需硬件資源和整機功耗也大大減少，有效地提高了系統的穩定性。

4小結

本文以五通道調制器為例，詳細介紹了多通道調制器的設計方案，通過對基帶信號進行功率調整，上采樣和低中頻調制等一系列后處理，將多路基帶信號成功合并為一路信號輸出，極大地減少了DA和正交調制等芯片的使用，僅用1臺多通道調制器即可完成農村

圖8　五路解調端星座圖(截圖)

以及城市郊區地面數字電視基站的覆蓋要求。經測試，本文設計的五通道調制器與5臺獨立調制器相比，在成本和功耗大大降低的同時，性能幾乎無差異，具有很大的實用價值。

參考文獻：

[1]楊知行. 地面數字電視國家標準DTMB技術解讀[J]. 中國數字電視，2006(11)：30-33.

[2]HE S S， TORKELSON M. FPGA implementation of FIR filters using pipelined bit-serial canonical signed digit multi-

pliers [J]. IEEE custom integrated circuits conference， 1994(5)：81-84.

[3]盧瑩瑩，潘長勇，彭克武. 低復雜度可變帶寬全數字調制器[J]. 清華大學學報(自然科學版)，2009(8)：1193-1196.

[4]PROAKIS J G. 數字通信[M]. 5版. 北京：電子工業出版社，2009.

責任編輯：閆雯雯

Implementation and design of DTMB multi-channel modulator

JIA Xuguang1， TONG Lu2， YANG Hui1， PAN Changyong1，2

(1.ResearchInstituteofInformationTechnology，TsinghuaUniversity，Beijing100084，China；2.NationalEngineeringLab.forDTV(Beijing)，Beijing100191，China)

Abstract:In the construction of digital terrestrial TV broadcasting station， more than a couple of digital TV modulators are needed to meet the demands of broadcasting multiple SD and HD programs of coverage area. To simplify the construction of station and multiplex the hardware， this paper provides a solution of multi-channel digital TV modulator. Only one exciter is needed to fulfill the construction of the station. A five channel digital TV modulator is implemented on the FPGA as an example. The solution meets the design requirements by testing and has great practical value.

Key words:DTMB； modulator； multi-channel； FPGA

中圖分類號：TN948

文獻標志碼：A

DOI：10.16280/j.videoe.2016.06.020

基金項目：質檢公益性行業科研專項經費資助項目；科技部科技伙伴計劃資助項目

收稿日期：2015-11-02

文獻引用格式：賈旭光，佟璐，陽輝，等. DTMB多通道調制器的設計與實現[J].電視技術，2016，40(6)：111-114.

JIA X G， TONG L， YANG H, et al. Implementation and design of DTMB multi-channel modulator [J].Video engineering，2016，40(6)：111-114.