基于verilog HDL的直流電動(dòng)機(jī)轉(zhuǎn)速控制與仿真

劉舸

摘 要 直流電動(dòng)機(jī)調(diào)速范圍廣泛，能夠有效的用于現(xiàn)代生產(chǎn)生活中拖動(dòng)各種機(jī)械負(fù)載。本文選用PWM的調(diào)速方法，編寫(xiě)了verilog HDL程序描述直流電動(dòng)機(jī)轉(zhuǎn)速控制的PWM電路，來(lái)調(diào)節(jié)電樞供電電壓，從而調(diào)節(jié)直流電動(dòng)機(jī)轉(zhuǎn)速。通過(guò)QuartusⅡ軟件平臺(tái)進(jìn)行模塊仿真，得到不同占空比的仿真波形。

關(guān)鍵詞 verilog；直流電動(dòng)機(jī)調(diào)速；PWM

中圖分類(lèi)號(hào) TM3 文獻(xiàn)標(biāo)識(shí)碼 A 文章編號(hào) 1674-6708（2016）162-0171-02

電動(dòng)機(jī)是把電能轉(zhuǎn)化為機(jī)械能的設(shè)備，能夠有效的用于現(xiàn)代工業(yè)生產(chǎn)和家庭生活中拖動(dòng)各種機(jī)械負(fù)載，為人們的生產(chǎn)生活帶來(lái)巨大的便利[ 1 ]。改變參數(shù)就是相當(dāng)于改變電動(dòng)機(jī)運(yùn)行的機(jī)械特性，常用PWM的方法來(lái)調(diào)節(jié)電樞供電電壓，如若采用硬件搭建PWM輸出，電路復(fù)雜調(diào)試費(fèi)時(shí)費(fèi)力，采用軟件形式設(shè)計(jì)硬件系統(tǒng)，具有方便更改參數(shù)的靈活性，本文采用verilog HDL編寫(xiě)直流電動(dòng)機(jī)轉(zhuǎn)速控制的程序，較好的實(shí)現(xiàn)了PWM調(diào)速。

1 PWM轉(zhuǎn)速控制方法及其原理

要改變電樞電壓，常用脈寬調(diào)制（PWM）方法，把恒定的直流電源電壓Us調(diào)制成頻率一定、寬度可變的脈沖電壓系列，從而可以改變平均輸出電壓的大小，以控制直流電動(dòng)機(jī)轉(zhuǎn)速[2]。這里，改變脈沖電壓寬度是電路里利用IGBT等開(kāi)關(guān)器件的導(dǎo)通和關(guān)斷，導(dǎo)通時(shí)電路通路，電樞電壓為Us，關(guān)斷時(shí)電路開(kāi)路，電樞電壓為零。一個(gè)周期里的平均電樞電壓即：

ton為開(kāi)關(guān)導(dǎo)通時(shí)間，toff為開(kāi)關(guān)關(guān)斷時(shí)間，T為一個(gè)周期時(shí)間，ρ稱(chēng)為占空比，PWM電壓輸出波形如圖1所示。

2 硬件電路設(shè)計(jì)

可以使用帶有可預(yù)置數(shù)的兩個(gè)計(jì)數(shù)器分別為開(kāi)關(guān)的導(dǎo)通和關(guān)斷時(shí)間計(jì)數(shù)，計(jì)數(shù)個(gè)數(shù)是時(shí)鐘信號(hào)的個(gè)數(shù)，那么導(dǎo)通或關(guān)斷時(shí)間就是時(shí)鐘周期乘以計(jì)數(shù)個(gè)數(shù)[ 3 ]。這里，用4位計(jì)數(shù)器為例設(shè)計(jì)硬件電路，輸出out可以作為PWM電路開(kāi)關(guān)器件的控制信號(hào)，如圖2所示。

啟動(dòng)時(shí)輸出out為0，計(jì)數(shù)器2清零開(kāi)始從0計(jì)數(shù)，且計(jì)數(shù)器2輸出c2=0；計(jì)數(shù)器1可以輸入預(yù)置數(shù)Don，當(dāng)計(jì)數(shù)器2從0計(jì)到15時(shí)，輸出c2= 1，使D觸發(fā)器輸出out為1。之后正常工作，out=1使計(jì)數(shù)器1從預(yù)置數(shù)Don開(kāi)始計(jì)數(shù)，且計(jì)數(shù)器1輸出c1=0，計(jì)數(shù)器2可以輸入預(yù)置數(shù)Doff，當(dāng)計(jì)數(shù)器1從預(yù)置數(shù)計(jì)到15時(shí)，輸出c1=1，使D觸發(fā)器清零輸出out為0；out=0使計(jì)數(shù)器2從預(yù)置數(shù)Doff開(kāi)始計(jì)數(shù)，且計(jì)數(shù)器2輸出c2=0，計(jì)數(shù)器1可以輸入預(yù)置數(shù)，當(dāng)計(jì)數(shù)器2從預(yù)置數(shù)計(jì)到15時(shí)，輸出c2=1，使D觸發(fā)器輸出out為1。正常工作后這相當(dāng)于一個(gè)周期時(shí)間，計(jì)數(shù)器1計(jì)數(shù)時(shí)間作為PWM電路開(kāi)關(guān)導(dǎo)通時(shí)間，計(jì)數(shù)器2計(jì)數(shù)時(shí)間作為PWM電路開(kāi)關(guān)關(guān)斷時(shí)間，如此反復(fù)計(jì)數(shù)，就可得PWM電路占空比：

3 verilog HDL軟件模塊編程

module PWM（clock，Don，Doff，out）；

input clock；

input [3：0] Don，Doff；

output out；

4 仿真結(jié)果

利用QuatusⅡ開(kāi)發(fā)工具提供的軟件平臺(tái)，仿真結(jié)果如下。圖3表示輸入預(yù)置數(shù)Don=6，Doff=8的仿真波形，圖4表示輸入預(yù)置數(shù)Don=10，Doff=4的仿真波形。

5 結(jié)論

隨著EDA技術(shù)的發(fā)展與普及，采用軟件形式來(lái)設(shè)計(jì)硬件系統(tǒng)的方式能夠方便運(yùn)用于各種數(shù)字電子系統(tǒng)的設(shè)計(jì)中。本文基于硬件描述語(yǔ)言verilog HDL，編寫(xiě)PWM輸出電路，用以調(diào)節(jié)直流電動(dòng)機(jī)轉(zhuǎn)速。可以有效的提高PWM電路控制信號(hào)的穩(wěn)定性與參數(shù)修改的靈活性，使得直流電動(dòng)機(jī)轉(zhuǎn)速控制更為可靠。

參考文獻(xiàn)

[1]李發(fā)海，王巖.電機(jī)與拖動(dòng)基礎(chǔ)[M].4版.北京：清華大學(xué)出版社，2012.

[2]阮毅，陳伯時(shí).電力拖動(dòng)自動(dòng)控制系統(tǒng)[M].4版.北京：機(jī)械工業(yè)出版社，2010.

[3]周永宏，肖順文，宋述義.直流電機(jī)PWM調(diào)速設(shè)計(jì)及其VHDL實(shí)現(xiàn)[J].西華師范大學(xué)學(xué)報(bào)：自然科學(xué)版，2006（4）.