基于UltraFlex的多時鐘域電路測試方法

嚴華鑫(中國電子科技集團公司第58研究所,江蘇無錫214035)

基于UltraFlex的多時鐘域電路測試方法

嚴華鑫
(中國電子科技集團公司第58研究所,江蘇無錫214035)

介紹了一種在UltraFlex系統上進行多時鐘域電路測試的方法,利用了UltraFlex系統自身硬件設計的特點和VBT,解決系統在多時鐘電路頻率比較高的情況下最小公倍數頻率超過測試系統規格的問題.此方法通用,可進行不規則多時鐘ASIC的測試,降低了設計和測試人員測試算法設計的難度,提高了設計和測試開發速度.

多時鐘域;測試方法;Ultraflex

1　引言

大規模集成電路---如專用集成電路(ASICs)和片上系統(SOCs)---出于功能或者性能上的考慮,經常采用多時鐘的設計風格;尤其在電信應用領域,經常需要多個數據通路,多個微控制器和電源管理[1].微處理器(MCU)系統一般有兩個時鐘域,其中處理器使用較快的系統時鐘,以獲得較高的性能;外圍邏輯使用較慢的時鐘外圍,以降低功耗.在多時鐘設計中,一個時鐘域產生的信號經常會被其他的時鐘域使用,這就形成了不同時鐘域之間的交叉.例如,在微控制系統中,處理器的寫信號和數據是在系統時鐘域產生的,而外圍時鐘域的寄存器用處理器的寫信號作為使能信號來加載數據,這樣形成了從系統時鐘域到外圍時鐘域信號的交叉;同樣的,當處理器讀外圍邏輯寄存器時,寄存器的值通過總線送給處理器,又形成了從外圍時鐘域到系統時鐘信號的交叉[2].

系統中的時鐘數量以及它們……