新型低壓四相位高效率電荷泵電路

張炎峰，姜　偉，胡玉青，張其笑

（蘇州大學城市軌道交通學院 江蘇 蘇州　215000）

新型低壓四相位高效率電荷泵電路

張炎峰，姜偉，胡玉青，張其笑

（蘇州大學城市軌道交通學院 江蘇 蘇州215000）

目前，降低功耗已成為超大規模集成電路的一個重要的發展方向。而通過降低片上系統電源電壓來降低功耗是目前普遍使用的一種方法。為了給存儲器的編程、擦寫過程提供高電壓，必須在低電源電壓的輸入狀態下提高電荷泵的輸出電壓，但也導致每級電荷泵節點電壓大幅上升，使得MOS體效成為降低電荷泵輸出效率的主要因素。本文設計了一種四相位電荷泵電路，消除了MOS體效應導致的閾值電壓上升的影響，提高了電荷泵電路的電壓增益。在相同的低電源電壓下，本文所設計的電荷泵電路可以大幅的減少電荷泵的級數和所消耗的芯片面積，該電路特別適用于低電源電壓下工作的嵌入式快閃存儲器。

電荷泵；低電源電壓；體效應；四相位；輸出紋波；嵌入式閃存

隨著SoC技術的不斷更新換代，系統電源電壓的不斷降低，目前，在90 nm工藝的SoC芯片中，其系統電源電壓已降到1.2 V。閃存能夠實現非揮發性的數據存儲是由于它能通過內部電荷泵電路產生高壓（＞10 V），在強電場的作用下，使電子發生Fowler-Nordheim（FN）隧穿效應，并使電子注入到存儲單元的浮柵中［1］。其擦除過程也可以通過FN隧穿效應來實現。由于SoC芯片采用單電源供電，因此必須使用電荷泵電路來產生所需要的高電壓。然而，由于電源供電電壓的不斷降低，電荷泵電路中的MOS晶體管的體效應的影響，導致MOS晶體管的閾值電壓的升高，使得電荷泵電路的輸出效率不斷降低，難以產生出閃存編程、擦寫所需要的工作電壓。因此，設計出新型低電源電壓高效率電荷泵電路對于閃存技術的進一步發展具有相當重要的意義。

本文設計了一種基于四相位控制的高效率電荷泵電路。電荷泵電路中的晶體管，采用單獨的襯偏電路，有效消除MOS管體效應的影響，以減少閾值電壓的損失。采用四相位控制并聯電荷泵，降低電荷泵輸出電壓的擺幅，減少輸出紋波，提高了電荷泵輸出電壓的穩定性。綜上技術的創新綜合，有效的提高了低電源電壓下電荷泵電路的輸出效率。

1　低電源電壓下傳統電荷泵電路分析

電荷泵電路利用電容兩端電壓不能突變和電荷共享原理，通過電荷在電容中的不斷積累效應，逐級累加，是的輸出電壓遠大于輸入電壓。目前，電荷泵基本是基于Dickson電荷泵電路發展而來［2］。其典型n級結構電路的電路圖和時鐘波形圖如圖1所示。

圖1　Dickson電荷泵原理圖Fig.1　The principle diagram of the Dickson charge pump

Dickson電荷泵的原理是：當CK由0轉變為Vdd時，節點N1處的電平為2Vdd，此時電容C1與電容C2電荷共享，C1上儲存的電荷轉向C2，提升N2處的電平，二極管D1此時的作用是阻礙C1上的電荷回流，使得電荷只能轉移至C2上。

當CKB由0轉變為Vdd，CK由Vdd轉變為0時，電容C2上的電荷會向電容C3上轉移抬升N3處電平。由于電荷的轉移通道都是正向的，方向通道均被二極管截斷，因此，隨著電荷的轉移，逐級抬升后級電平，最終輸出高電壓。

理想狀態下，Dickson電荷泵的輸出電壓為：

其中Vdd為電源電壓，Vth為二極管閾值電壓，n為電荷泵的級數。

圖2展示的是在HHNEC 130 nm eFlash工藝下的高壓NMOS晶體管的襯偏效應。

圖2　高壓NMOS管的襯偏效應Fig.2　Substrate bias effect of high-voltage NMOS

由圖可知，隨著襯底和源級電壓差的增大，體效應［3］的增強，會導致閾值電壓的不斷增加。當電荷泵的電源電壓為1.2 V，節點電壓為1.5 V左右時，該NMOS二極管的閾值電壓接近電源電壓，電荷泵輸出電壓公式的前半部分接近0，失去了對電源電壓的抬升作用。因此，在低電源電壓下，襯偏效應成為阻礙電荷泵電壓抬升的最主要因素。

針對低壓狀態下的這種問題，國內外很多學者對此作了大量的研究工作［4-5］，以減少襯偏效應的影響，提升電荷泵電路的電壓增益。一種消除襯偏效應影響的方法是，隨著閾值電壓的上升，通過抬高柵極電壓，使其大于MOS管漏極電壓，變相的消除閾值電壓上升的影響，同時，柵極電壓大于漏極電壓，還能有效的降低電荷泵每級電壓抬升中閾值壓降的影響。

為此，Wu J T，Chang K L［6］兩人設計出了如圖3所示的電路結構，利用后向反饋的機制，將電荷泵后級節點的高電壓反饋至前級MOS二極管的柵極，提高MOS管柵極電壓，降低襯偏效應.同時，由于NMOS管的柵極電壓比源級電壓高至少一個Vth以上，因此NMOS管的漏、源之間無需電壓差，消除了電荷泵每級之間電荷傳輸管上的電壓降問題。但是該電路也存在其缺陷，當CLK1和CLK2時鐘同時出現低電平時，如圖3中所示，會導致Mn2和Mp2管導通，電容C3中的電荷可以經過Mn2和Mp2管形成的通路反向回流，降低N3處的電平，削弱了電荷泵電壓抬升效率，而隨著當前系統電源電壓Vd的不斷降低，這樣的反向回路對電荷泵電壓抬升的影響將會越來越大。

圖3　Wu J T，Chang K L，電荷泵電路Fig.3　Wu J T，Chang K L，charge pump circuit

2　新型低壓四相位高效率電荷泵電路

通過前文對傳統電荷泵電路的分析研究可知，Dickson電荷泵存在的問題是隨著電源電壓的逐漸降低，電荷泵中電荷傳輸NMOS管的源襯之間的電壓差逐漸增加，使得NMOS管的體效應逐漸顯著，導致NMOS管的閾值電壓增加，當某級電荷泵傳輸NMOS管的閾值電壓等于電源電壓，電荷泵由該級往后的所有級都將失去電壓抬升作用。另外，Dickson電荷泵每級抬升的電壓都會有一個NMOS閾值電壓的損失，導致該種電荷泵電路在低電源電壓下電壓抬升效率過低。同樣，Wu J T，Chang K L電荷泵電路存在出現電荷反向傳輸回路的問題導致電荷泵電壓抬升效率降低。

文中設計了如下圖4所示的電荷泵電路。每級均有兩個輔助性MOS管，例如，Mp3、Mp4 MOS管被用于調節MOS管的襯底電壓，Mp4與電荷傳輸管Mp1的漏端相連，與Mp3的源端相連。同時，Mp4的柵極與升壓傳輸管Mp2的柵極相連并接到電荷泵前級的輸出端。Mp3的柵極和源級相連并接到當前級的輸出端。所有PMOS管的襯底均接到一起，共同調節。

文中所設計的電荷泵電路中只使用PMOS管用于電荷泵的電壓抬升，所有的NMOS管均是作為MOS電容來使用。圖4中還展出了該電荷泵中使用的時鐘信號。其中Clk4p、Clk1p的電壓幅值為2Vd，Clk3p、Clk2p的電壓幅值為Vd。其中Clk1p和Clk4p在時鐘分頻電路后面添加了簡單的電容升壓電路。Clk1p、Clk4p用于電荷傳輸過程中提高電荷傳輸管的柵、源電壓差，提高電荷的傳輸效率，同時關斷電荷反向傳輸通道，阻止電荷回流。Clk2p、Clk3p用于電荷泵電容的前向充電過程。

圖4　新型低壓四相位高效率電荷泵電路Fig.4　A new low supply voltage four phase high efficiency charge pump circuit

文中所設計的電荷泵的工作過程分析如下：當Clk1p為低電平0時，由時序圖可知，Clk2p=Vd，Clk4p=2Vd，Clk3p為低電平0，此時Mp1管導通，節點N1處MOS電容Mn3和Mn5中存儲的電荷經Mp1管向N2節點傳輸，給Mn6和Mn8 MOS電容充電，抬升N2節點處的電壓，由于N1處此時為高電壓，Mp2管關斷。當N1節點電壓比N2節點電壓高時，Mp3管導通，在原有的Mp1電荷傳輸的基礎上增加一路電荷傳輸通道，提高電荷傳輸效率。

下一個電荷泵工作周期時，Clk4p為低電平0，由時序圖可知，Clk3p=Vd，Clk2p=0，Clk1p=2Vd。此時，Mp1管關斷，阻止Mn6和Mn8中存儲的電荷反向傳輸，同時，由于此時Clk2p為0，Mp2管導通，N2節點的電壓對Mn1電容充電，進一步提升Mp1管的柵極電壓，使得Mp1管關斷完全。由于N2節點的最高電壓比N1節點的最高電壓大一個Vd左右，因此，即使N2節點給Mn1管充再多的電，都能在Clk1p為低電平，Clk2p為高電平時，確保Mp1管電荷傳輸通道的完全導通。隨著電荷泵級數的增加，Clk1p、Clk4p的電壓幅值將會低于節點電壓，不足以關斷電荷的反向傳輸通道，但由于有類似上述Mp2管的導通充電作用，能夠確保反向傳輸通道完全關閉，并且不影響電荷傳輸管的開通。

當Clk2p為低電平，Clk3p為高電平時，Mp4管導通，節點N2通過Mp4管給Mn4充電，使得前級電荷泵的襯底電壓近似等于節點N2處的電壓，由于節點N2處的電壓比前級電荷泵中各處電壓均大，因此，確保了前級電荷泵中的襯底電壓為最高電壓。每個電荷泵工作周期內，給襯底充一次電，因此，可以始終保證襯底的電壓為最高電壓。通過在每級電荷泵中添加的兩個輔助MOS管來調節襯底電壓，使得電荷泵的襯底電壓在每級電荷泵中均為最大值，從而有效的消除了MOS管體效應的影響。所以，本文所設計的電荷泵的電壓抬升效率得以大幅提升。

總結，該電荷泵電路的每級電壓增益ΔV是相同的，表示如下：

對于n級的電荷泵電路其輸出電壓可以如下表示：

其中，Vd是電荷泵電路的電源電壓，也是電荷泵電路的輸入電壓，Cs是每級電荷泵節點的寄生電容，Cp是每級電荷泵的電荷存儲電容，Cb是電荷傳輸管的柵極耦合電容，IO為電荷泵的輸出電流，RON是電荷傳輸管的等效電阻，f是時鐘頻率，VT是電荷傳輸管的閾值電壓。

3　Hspice仿真驗證

為了驗證本文所設計的電荷泵電路并與傳統的電荷泵相比較，電路仿真采用0.35 μm的CMOS工藝。所有的仿真均是在2 MHz的時鐘頻率下進行的。電荷泵存儲電容和電壓抬升電容的大小為3 pF和0.1 pF左右。圖5展示的是本文所設計電荷泵的Hspice的仿真結果。

圖6展示的是本文所設計的電荷泵電路、Dickson電荷泵和Wu J T，Chang K L，電荷泵電路的比較結果圖。

圖5　本文所設計的電荷泵Hspice仿真結果Fig.5　Hspice simulation results of the charge pump

圖6　仿真結果的比較Fig.6　The comparison of simulation results

從圖6中我們可以明顯的看出，在相同的電荷泵級數下，文中所設計的電荷泵抬升的電壓更高。換句話說，在相同的低電源電壓下，本文所設計的電荷泵電路可以大幅的減少電荷泵的級數和所消耗的芯片的面積。

4　結束語

本文設計了一個利用PMOS管改進的電荷泵電路，并對該電路的工作原理進行了分析。該電路相對于傳統的電荷泵電路，不僅消除了每級電荷泵閾值電壓降的問題，同時消除了MOS體效應的影響，使得該電路更加適合在低電源電壓下用來抬升高電壓。

通過進行Hspice仿真，驗證了本文所設計的電荷泵正如理論分析的一樣，實現了預期的性能。

［1］Tao G，Chauveau H，Nath S，et al.Aquantitative study of endurance characteristics and its temperature dependence of embedded flash memories with 2T-FN FN NOR device architecture［J］.IEEE T Device and Materia ls Reliability，2007，7（2）:304-309.

［2］Dickson J.On-chip high-voltage generation MNOS integrated circuits using an improved voltage multiplier technique［J］. IEEE JSSC，1976，11（3）:374-378.

［3］Shigenobu M.Substrate-bias effect and source-drain breakdown characteristics in body-tied short-channel SOI MOSFET's［J］.IEEE Electron Decvices，1999，46（1）:151-158.

［4］Aloulou R，Mnif H，Alicalapa F，etal.An improved MOS charge pump circuit for low voltage operations and wireless sensor applications［C］//Microelectronics（ICM），2011 International Conference on，Hammamet，Tunisia，2011:1-4.

［5］Pelliconi R，Iezzi D.Power Efficient Charge Pump in Deep Submicron Standard CMOS Technology［J］.IEEE JSSC，2003，38（6）:1068-1071.

［6］Wu J T，Chang K L.MOS charge pump for low-voltage operation［J］.IEEE Journal of Solid-State Circuits，1998，33 （4）:592-597.

A new low supply voltage four phase high efficiency charge pump circuit

ZHANG Yan-feng，JIANG Wei，HU Yu-qing，ZHANG Qi-xiao
（Institute of Urban Rail Transit，Soochow University，Suzhou 215000，China）

Nowadays，reducing power consumption has become an important development direction of scaling integrated circuit.By lowering the on-chip system power supply voltage to reduce the power consumption is the method commonly used at present.To provide high voltage to prgram and erase the memory array，we should increase the output voltage and the voltage gain in the condition of low supply voltage input.This paper proposes a four phase charge pump circuit.It eliminates the MOS body effect that causes the threshold voltage rising.Besides，it improves the voltage gain of charge pump circuit and reduces the output ripple voltage of charge pump.This charge pump circuit is very useful for low-voltage embedded flash memory.

charge pump；low supply voltage；body effect；4-phase；output ripple voltage；embedded flash

TN432

A

1674－6236（2016）05-0148-04

2015-04-14稿件編號：201504140

國家自然科學基金（61272105）

張炎峰（1992—），男，江蘇南通人，碩士研究生。研究方向：半導體存儲器設計。