基于全加器的邏輯判別電路設計

馬敬敏

（渤海大學　實驗管理中心，遼寧 錦州　121000）

基于全加器的邏輯判別電路設計

馬敬敏

（渤海大學實驗管理中心，遼寧 錦州121000）

全加器是實現算術加法運算的基本器件，常規使用是構成1位或多位二進制數算術加法運算電路。本文探討了對全加器進行邏輯功能擴展的方法，目的是探索全加器進行非常規使用改變應用方向的邏輯設計技術，即用多個一位全加器組合、連接構成對多個輸入量算術加運算電路，輸入變量中1的個數不同，相加的結果也就不同，在相加結果的基礎上再進行多數表決、奇偶數判別等邏輯判別電路的設計。所述方法的創新點是提出了全加器改變應用方向的邏輯設計方法。

全加器；邏輯判別；設計原理；Multisim

全加器是實現算術加法運算的基本器件［1-2］。

數字邏輯電路中的多數表決、奇偶數判別等邏輯判別電路的邏輯關系，本質上是輸入變量取值中1的個數不同產生不同的輸出。

用多個一位全加器組合、連接，構成對多個輸入量算術加運算電路，輸入變量中1的個數不同，相加的結果也就不同。在相加結果的基礎上再進行多數表決、奇偶數判別等邏輯判別電路的設計，可擴展專用集成電路的應用范圍并簡化電路的設計過程［1-2］。

1　全加器的基本功能

表1是全加器的真值表，圖1是全加器的圖形符號。其中輸入變量為被加數Ai、加數Bi、來自低位的進位數Ci，輸出函數為本位和數Si、向高位的進位數Ci+1。

表1　全加器的真值表Tab.1　Full adder truth table

圖1　全加器的圖形符號Fig．1　Graphical symbols full adder

2　基本原理及設計方法

以5個1位二進制數A、B、C、D、E相加為例進行分析。

圖2是用全加器進行算術相加的過程示意圖，和輸出為B4、B2、B1；圖3是用全加器實現相加運算的電路；表2為5個1位二進制數算術加及邏輯判別電路的真值表，其中Y2為多數表決電路的輸出函數，Y1為奇數判別電路的輸出函數。

圖2　5個1位二進制數的相加過程Fig．2　Add process 5 a binary number

圖3　用全加器實現5個1位二進制數相加運算Fig．3　Achieving 5 binary number with a full adder adding operation

由表2可看出：ABCDE變量取值中沒有1時，輸出為B4B2B1=000；ABCDE變量取值中有1個1時，輸出為B4B2B1= 001；ABCDE變量取值中有2個 1時，輸出為 B4B2B1=010；ABCDE變量取值中有3個1時，輸出為B4B2B1=011；ABCDE變量取值中有4個1時，輸出為B4B2B1=100，ABCDE變量取值中有5個1時，輸出為B4B2B1=101。因此，可在和輸出 B4B2B1的基礎上產生Y2、Y1輸出函數。

表2　5個1位二進制數算術加運算及邏輯判別的真值表Tab.2　5 one binary arithmetic operation and logical judging truth table

圖4　求解Y2、Y1的卡諾圖Fig．4　Solving Y2，Y1karnaugh map

由圖4可知Y2、Y1輸出函數的邏輯表達為：

在圖3的基礎上附加與非門可實現式（1），直接在圖3的B1端實現式（2）。

3　結束語

基于全加器的數值判別電路的設計，根據輸入變量中1的個數不同相加的結果不同的結論，實現了專用集成電路的應用擴展，又使設計方法簡單實用，具有實際應用意義。

在Multisim10系統［2-8］中仿真及實際硬件驗證，證明了所提出設計方案的正確性。

［1］任駿原，楊玉強，劉維學．數字電子技術基礎［M］．北京：清華大學出版社，2013．

［2］任駿原，騰香，馬敬敏．數字電子技術實驗（第2版）［M］．沈陽：東北大學出版社，2013．

［3］馬敬敏．基本RS觸發器工作狀態的Multisim仿真［J］．電子設計工程，2011，19（17）:24-26．

［4］馬敬敏．基本放大電路工作波形的Multisim仿真［J］．電子設計工程，2014，22（3）:133-135．

［5］馬敬敏．非對稱式多諧振蕩器的Multisim仿真 ［J］．電子設計工程，2014，22（9）:11-12．

［6］馬敬敏．基本RS觸發器工作狀態的Multisim仿真［J］．電子設計工程，2011，19（17）:24-26．

［7］任駿原．RC橋式正弦波振蕩電路的輸出幅值分析［J］．電子設計工程，2013，21（14）:107-108．

［8］任駿原．用Multisim仿真軟件分析觸發器的狀態變化過程［J］．實驗科學與技術，2011，9（1）:53-56．

Based on the logic of full adder discriminant circuit design

MA Jing-min
（Experiment Management Center，Bohai University，Jinzhou 121000，China）

Full adder is realized arithmetic addition of the basic device is configured to use a conventional multi-bit binary number or arithmetic adder circuit．This paper discusses on the full adder logic function expansion method，the purpose is to explore the full adder using unconventional direction change application logic design technology，which uses a combination of more than one full adder，connected to form a plurality of inputs plus arithmetic operation circuit，the number of input variables in a different result of the addition is different，based on the result of the addition and then design a majority vote，other odd or even logic discrimination circuit．The innovation of the proposed method is applied to change the direction of the full adder logic design methods．

full adder；logical judging；design principle；Multisim

TP332．2

A

1674－6236（2016）02-0099-02

2015-03-30稿件編號：201503441

2014年遼寧省高等教育教學改革研究A類項目（遼教發［2014］123號）

馬敬敏（1966—），女，遼寧葫蘆島人，高級實驗師。研究方向：電子信息工程。