基于FPGA的單端行波故障測(cè)距系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

肖　煬，陳劍云，夏孟顯，廖兵兵

（華東交通大學(xué)電氣與電子工程學(xué)院，江西 南昌330013）

基于FPGA的單端行波故障測(cè)距系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

肖煬，陳劍云，夏孟顯，廖兵兵

（華東交通大學(xué)電氣與電子工程學(xué)院，江西 南昌330013）

針對(duì)現(xiàn)有的10 kV輸電線單端行波故障測(cè)距理論，提出了一種基于Cyclone IV系列FPGA芯片EP4CE15F17C8N的軟硬件實(shí)現(xiàn)方案。采用FPGA自頂向下模塊化思想，設(shè)計(jì)了行波故障測(cè)距系統(tǒng)，采用AD7356進(jìn)行高速數(shù)據(jù)采集，通過改進(jìn)的凱倫鮑爾矩陣進(jìn)行相模變換，用FIR濾波器 IP核進(jìn)行小波變換求模極大值，最后根據(jù)模極大值的極性選擇測(cè)距公式計(jì)算故障距離。通過時(shí)序仿真和板級(jí)測(cè)試表明，該方案設(shè)計(jì)時(shí)序穩(wěn)定，且定位精度高、實(shí)時(shí)性強(qiáng)。

FPGA；故障測(cè)距；相模變換；小波變換

10 kV小電流接地系統(tǒng)發(fā)生短路故障時(shí)，如何快速準(zhǔn)確定位故障距離一直是一個(gè)難題［1］。國(guó)內(nèi)外專家針對(duì)這一問題開展了廣泛的理論研究和裝置開發(fā)，但現(xiàn)有裝置的可靠性和精度尚不令人滿意。由于10 kV輸電線的配送距離較短，通常為30～40 km［2］，且行波的速度接近于光速［3］，故而相對(duì)應(yīng)用于110 kV及以上高壓輸電線路的故障測(cè)距裝置，其對(duì)精確度的要求更高［4］。如今，隨著電子信息技術(shù)的高速發(fā)展，F(xiàn)PGA（field programmable gate array）器件取得了飛躍式的突破，其指令執(zhí)行速度更快，集成密度更高，功耗更低，支持多類能夠根據(jù)用戶需求定制IP（intellectual property）軟核和硬核，具有較強(qiáng)的靈活性和擴(kuò)展性［5-7］。由于FPGA具有高工作頻率和并行處理能力，因而在高速采集和處理行波信號(hào)方面有著極大的優(yōu)勢(shì)。基于FPGA研制故障測(cè)距裝置，不僅開發(fā)周期短，而且性能更好。

本文針對(duì)10 kV輸電線路的單相接地故障，基于單端行波故障測(cè)距原理，以FPGA芯片作為核心器件，設(shè)計(jì)了行波故障測(cè)距系統(tǒng)，利用小波變換檢測(cè)電壓電流奇異行波信號(hào)，并根據(jù)FIR濾波后小波系數(shù)模極大值的極性選擇相應(yīng)的故障測(cè)距公式計(jì)算故障距離，提高了故障測(cè)距的精度。

1　行波故障測(cè)距單端法原理

行波測(cè)距算法根據(jù)數(shù)據(jù)來源主要可以分為單端法和雙端法［8］，單端法測(cè)距由于只需要在輸電線路的一端安裝測(cè)距裝置，并且不需要GPS（global position system）模塊，也不需要兩端數(shù)據(jù)通信系統(tǒng)，從而使裝置的實(shí)現(xiàn)簡(jiǎn)單、經(jīng)濟(jì)。采用單端法進(jìn)行故障測(cè)距時(shí)，行波在故障點(diǎn)會(huì)發(fā)生多次反射與透射，關(guān)鍵在于識(shí)別反射和透射波。通過小波變換后的小波系數(shù)正負(fù)極性可以準(zhǔn)確地分辨反射波是來自故障點(diǎn)還是來自對(duì)端母線，如果第二個(gè)波頭的極性和初始行波的極性相反，那么判定第二個(gè)波頭為故障點(diǎn)的反射波，采用公式（1）計(jì)算故障距離；相反，假如第二個(gè)波頭的極性和初始行波的極性相同，則確定第二個(gè)波頭為對(duì)端母線的反射波，采用公式（2）計(jì)算故障距離［9］。

式中：v為行波的波速，接近于光速；t1為初始行波的到達(dá)行波數(shù)據(jù)采集單元TDU（travelling wave data acquisition unit）的時(shí)間；t2a為故障點(diǎn)的反射波到達(dá)的時(shí)間；t2b對(duì)端母線的反射波到達(dá)的時(shí)間；L為線路長(zhǎng)度。

2　行波故障測(cè)距方案設(shè)計(jì)

行波測(cè)距系統(tǒng)以FPGA芯片為行波信號(hào)處理核心，采用高速AD實(shí)現(xiàn)行波信號(hào)采集功能，通過上位機(jī)顯示處理結(jié)果，總體設(shè)計(jì)方框圖如圖1所示。AD高速采集模塊由3個(gè)12位AD7356組成，AD7356是ADI公司生產(chǎn)的雙通道，同步采樣，吞吐量每通道達(dá)到5MSPS的高速、低功耗12位逐次逼近型ADC（analog to digital converter），輸出數(shù)據(jù)為串行直接二進(jìn)制。故障測(cè)距模塊采用 Altera公司的 Cyclone IV代芯片EP4CE15F17C8N，有166個(gè)I/O口，15 204個(gè)LEs（logic elements）和48 000個(gè)存儲(chǔ)單元。系統(tǒng)采用50 M時(shí)鐘作為全局時(shí)鐘，通過Quartus II 13.0軟件和Verilog語(yǔ)言實(shí)現(xiàn)各單元程序編寫，主要包括串并轉(zhuǎn)換、相模變換、小波變換求模極大值、模極大值極性判斷和故障距離計(jì)算。

圖1　總體設(shè)計(jì)方框圖Fig.1　Block diagram of the overall design

行波信號(hào)經(jīng)過高速A/D進(jìn)行數(shù)據(jù)采集，獲取串行采集結(jié)果，然后通過串并轉(zhuǎn)換模塊處理得到數(shù)據(jù)寬度為16 bits的并行數(shù)據(jù)，再經(jīng)相模變換模塊處理轉(zhuǎn)變成電壓和電流行波的各線模分量，線模分量經(jīng)小波變換模塊處理得到極大值數(shù)據(jù)，在故障距離計(jì)算模塊通過記錄初始行波和第二個(gè)行波波頭的模極大值到來的時(shí)刻及其極性，選擇單端行波測(cè)距公式計(jì)算故障距離，最后將故障距離數(shù)據(jù)發(fā)送給上位機(jī)顯示。

3　行波故障測(cè)距系統(tǒng)主要功能模塊實(shí)現(xiàn)

3.1AD高速采集及串并轉(zhuǎn)換

根據(jù)AD7356芯片工作原理，以FPGA作為核心器件，編寫AD采樣驅(qū)動(dòng)模塊。AD采集模塊采用全差分輸入的方式，能夠增強(qiáng)抗干擾能力［10］。為了節(jié)約I/O口，芯片采用串行輸出，通過FPGA串并轉(zhuǎn)換可以利用FPGA的并行處理能力，提高處理速度。根據(jù)采樣定理，行波數(shù)據(jù)采集裝置的的采樣率必須大于1 M，而AD7356的最大采樣速率是5 M，滿足大于1 M的條件。最終，裝置的采集頻率范圍在5～350 kHz，而暫態(tài)行波所覆蓋的頻帶是10～100 kHz，完全滿足要求。由于AD芯片的采樣信號(hào)電壓幅值范圍≤±2.048 V，LSB （least significant bit）大小為1 mV，故經(jīng)過模數(shù)轉(zhuǎn)換后，輸出的數(shù)據(jù)格式如表1所示。

3.2相模變換理論與實(shí)現(xiàn)

電力系統(tǒng)中大多數(shù)供電方式采用三相制，各相之間存在著復(fù)雜的電磁耦合等影響［11］。如果直接對(duì)所得的并行行波數(shù)據(jù)進(jìn)行小波變換，會(huì)使求解結(jié)果變得相當(dāng)復(fù)雜，且無法避免錯(cuò)誤的選相情況，從而造成故障點(diǎn)的錯(cuò)誤判定。工程上，利用相模變換將相量信號(hào)轉(zhuǎn)換成模量信號(hào)，來去除電磁耦合影響。其中比較常用的相模變換主要有3種：對(duì)稱分量變換，克拉克（Clarke）變換和凱倫鮑爾（Karrenbaur）變換。本文利用改進(jìn)的凱倫鮑爾變換實(shí)現(xiàn)輸電線路上行波的模量分析。式（3）為改進(jìn)的凱倫鮑爾變換公式

表1　輸出數(shù)據(jù)格式Tab.1　The format of the output data

式中：xA，xB，xC為變換前電壓或電流相分量；x0，x1，x2，x3為變換后的模分量，其中x0為零模，x1，x2，x3統(tǒng)稱為線模。

在FPGA上實(shí)現(xiàn)相模變換的功能框圖如圖2所示，將3個(gè)相量信號(hào)相加乘以系數(shù)得到零模信號(hào)；將A相信號(hào)減去B相信號(hào)乘以系數(shù)得到1模信號(hào)；將A相信號(hào)減去C相信號(hào)乘以系數(shù)得到2模信號(hào)；將B信號(hào)減去C信號(hào)乘以系數(shù)得到3模信號(hào)，但通過直接相減得到的線模信號(hào)存在不穩(wěn)定現(xiàn)象。通過Altera提供的類整數(shù)型運(yùn)算IP核：LPM_ADD_SUB和LPM_DIVIDE可以參數(shù)化模型來定制相模變換模塊，不僅能縮短設(shè)計(jì)周期，而且設(shè)計(jì)時(shí)序穩(wěn)定。

圖2　相模變換框圖Fig.2　Schematic diagram of the phase-modulus transformation

3.3小波變換理論與實(shí)現(xiàn)

小波變換在電力系統(tǒng)故障檢測(cè)中存在極大的優(yōu)勢(shì)，是分析暫態(tài)電壓、電流的有效工具。與傅里葉變換不同，小波變換在時(shí)域和頻域都具有表征信號(hào)局部特征的能力，能夠?qū)ζ娈愋盘?hào)、突變信號(hào)等進(jìn)行檢測(cè)［12］。當(dāng)線路發(fā)生故障時(shí)，小波系數(shù)將出現(xiàn)模極大值，則通過對(duì)模極大值的檢測(cè)就可以檢測(cè)到突變點(diǎn)時(shí)刻與位置。式（4）為行波信號(hào)進(jìn)行正交展開式

選用db3小波對(duì)行波模分量進(jìn)行小波變換，db3是Daubechies從兩尺度方程系數(shù)｛hk｝出發(fā)設(shè)計(jì)出來的離散正交小波，能夠在硬件上實(shí)現(xiàn)，而且由于db3小波濾波器的系數(shù)個(gè)數(shù)為6，能夠減少數(shù)據(jù)處理量，從而減少數(shù)據(jù)處理時(shí)間。db3小波是一種正交小波，也是一種雙正交小波，具有緊支撐性［13］。與經(jīng)典小波不同，db3不能用一個(gè)具體的表達(dá)式ψ表示，只能通過尺度函數(shù)?加權(quán)和表示。圖3（a）是db3的尺度函數(shù)圖形，圖3（b）是db3的小波函數(shù)圖形。

圖3　db3尺度函數(shù)與小波函數(shù)Fig.3　Scale function and wavelet function of db3

本文選擇的濾波器系數(shù)hn為：h（0）＝－0.332 670 55，h（1）＝0.806 891 5，h（2）＝-459 877 5，h（3）＝－0.135 011 02，h（4）＝0.085 441 27，h（5）＝-035 226 292。

在FPGA上實(shí)現(xiàn)小波變換，是通過將小波系數(shù)導(dǎo)入FIR濾波器，設(shè)定輸入信號(hào)的位數(shù)及符號(hào)，最后生成所需的小波濾波器模塊，而模極大值與極性的檢測(cè)算法具體流程圖如圖4所示。流程圖中各參數(shù)及變量的意義如下：yn（i）是輸入數(shù)據(jù)，max為極大值的絕對(duì)值，polar為極大值的極性。th1是模極大值的閾值，其值根據(jù)實(shí)際情況設(shè)定，通過閾值比較不僅可以減少運(yùn)算量，還能減少噪聲的影響；th2是的閾值，需要根據(jù)采樣速率調(diào)整，而是記錄檢測(cè)到模極大值后連續(xù)有多少個(gè)數(shù)據(jù)小于閾值。flag是首次大于閾值的標(biāo)志，為1表示已經(jīng)檢測(cè)到了大于閾值的數(shù)據(jù)。輸入數(shù)據(jù)大于閾值時(shí)，開啟小波系數(shù)絕對(duì)值比較，絕對(duì)值最大的點(diǎn)即為模極大值，并記錄該點(diǎn)的時(shí)刻和極性。最后根據(jù)極性選擇單端行波測(cè)距公式即可計(jì)算出故障距離。

4　行波測(cè)距系統(tǒng)功能和驗(yàn)證分析

4.1小電流中性點(diǎn)不接地系統(tǒng)仿真模型

利用MATLAB Simulink PSB（power system blockset）建立一個(gè)10 kV的中性點(diǎn)不接地系統(tǒng)仿真模型，電源模型采用“Three-Phase Source”，電壓值設(shè)置成10.5 kV，內(nèi)部聯(lián)結(jié)方式選擇Y型，電源阻抗為0.005 29 Ω，電源電感為0.000 14H。輸電線均采用“Distributed Parameters Line”模型，通過改變兩條線的長(zhǎng)度來設(shè)置線路長(zhǎng)度和故障距離，其參數(shù)設(shè)置為：正序電阻r1=0.012 73 Ω/km，零序電阻r2=0.386 4 Ω/km，正序電感l(wèi)1= 0.000 933 7 H/km，零序電感l(wèi)2=0.004 126 4 H/km，正序電容c1=12.74 e-9 F/km，零序電容c2=7.751 e-9 F/ km。線路負(fù)荷采用“Three-Phase Series RLC Load”模型，有功負(fù)荷為1 MW。在兩條線路之間放置故障模塊，采用“Three-Phase Fault”模型，用來設(shè)置故障類型和故障時(shí)間。測(cè)量模塊采用“Three-Phase V-I Measurement”模型，相當(dāng)于電壓互感器和電流互感器的作用，分別獲取電壓以及電流行波信號(hào)。將得到的電壓、電流行波數(shù)據(jù)輸入Modelsim就可以進(jìn)行聯(lián)合仿真。

4.2仿真及分析

在Mentor Graphics的Modelsim環(huán)境下對(duì)FPGA設(shè)計(jì)進(jìn)行時(shí)序仿真，首先在testbench中完成激勵(lì)信號(hào)的設(shè)計(jì)，添加時(shí)鐘和復(fù)位發(fā)生器電路，將MATLAB仿真中的電壓、電流作為A/D采樣模塊的輸入信號(hào)，例化目標(biāo)仿真電路，并添加布局布線后生成的仿真延時(shí)文件。如圖5所示，以A相接地故障為例，故障距離設(shè)置為10 km，在波形窗口添加信號(hào)。仿真結(jié)束后，可以看到如圖所示的波形，系統(tǒng)初始化復(fù)位后、開始讀取A相、B相的電壓值，vx1通過相模變換消除了電磁耦合，yn1的第一個(gè)和第二個(gè)最大值有分別產(chǎn)生一個(gè)使能信號(hào)并判斷極性，在第二個(gè)time_en延時(shí)一個(gè)周期后得到故障距離9 928 m，誤差僅為72 m。

圖4　模極大值與極性檢測(cè)的流程圖Fig.4　The flow diagram of modulus maxima and polarity detection

圖5　Modelsim仿真結(jié)果Fig.5　The simulation results of Modelsim

通過時(shí)序仿真后，在Quartus II的Pin Planner下完成對(duì)故障測(cè)距裝置相關(guān)引腳的配置，將.sof文件通過USB Blaster下載到芯片中。由于現(xiàn)場(chǎng)試驗(yàn)條件的限制，將電壓線模1導(dǎo)入安捷倫3320A函數(shù)發(fā)生器中，并將信號(hào)發(fā)生器連接到裝置的一個(gè)A/D采集通道，通過SignalTap II嵌入式邏輯分析儀，可以看到圖6的調(diào)試結(jié)果，SingnalTap II中的信號(hào)與Modelsim仿真結(jié)果一致。

圖6　SignalTap II調(diào)試結(jié)果Fig.6　The debugging results of SignalTap II

5　結(jié)論

1）本文深入研究了故障測(cè)距和小波變換原理，通過FPGA的FIR IP核將行波線模信號(hào)卷積db3小波濾波器系數(shù)實(shí)現(xiàn)小波變換，再通過模極大值的比較檢測(cè)出初始行波和第二個(gè)行波的極性和時(shí)刻進(jìn)行距離計(jì)算，開發(fā)出穩(wěn)定的測(cè)距裝置，直接在硬件上實(shí)現(xiàn)故障測(cè)距具有更快的速度。

2）在FPGA上實(shí)現(xiàn)故障測(cè)距，不僅具有高速并行的數(shù)據(jù)處理能力，而且在設(shè)計(jì)成本和設(shè)計(jì)靈活性方面都具有極大的優(yōu)勢(shì)。

3）通過仿真和測(cè)試結(jié)果表明，該方案的設(shè)計(jì)時(shí)序穩(wěn)定，能夠硬件實(shí)現(xiàn)。相對(duì)于現(xiàn)有的故障測(cè)距裝置，定位精度更高。

［1］鄭顧平，杜向楠，齊鄭，等．小電流單相接地故障在線定位裝置研究與實(shí)現(xiàn)［J］.電力系統(tǒng)保護(hù)與控制，2012，40（（8）：135-139．

［2］薛永端，馮祖仁，徐丙垠．中性點(diǎn)非直接接地電網(wǎng)單相接地故障暫態(tài)特征分析［J］.西安交通大學(xué)學(xué)報(bào)，2004，38（2）：195-199．

［3］徐丙垠，李京，陳平，等．現(xiàn)代行波測(cè)距技術(shù)及其應(yīng)用［J］.電力系統(tǒng)自動(dòng)化，2001（23）：62-65.

［4］許勇，牛永會(huì)，郭寧明，等．新型輸電線路故障測(cè)距系統(tǒng)的研制［J］．電力系統(tǒng)保護(hù)與控制，2014，42（12）：119-125．

［5］楊海鋼，孫嘉斌，王慰.FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述［J］.電子與信息學(xué)報(bào)，2010，32（3）：714-727.

［6］楊大偉，楊秀芳，李大偉，等.基于FPGA的高速串行AD轉(zhuǎn)換器控制設(shè)計(jì)與實(shí)驗(yàn)研究［J］.西安理工大學(xué)學(xué)報(bào)，2014，36（1）：91-95.

［7］許金生，周春雪，趙從毅.基于IP Core的FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)［J］.安徽工業(yè)大學(xué)學(xué)報(bào)：自然科學(xué)版，2007，24（3）：309-313.

［8］何軍娜，陳劍云，艾穎梅，等.電力系統(tǒng)行波測(cè)距方法及其發(fā)展［J］.電力系統(tǒng)保護(hù)與控制，2014，42（24）：148-154.

［9］高效海，何奔騰，王慧芳，等.行波距離保護(hù)中識(shí)別第2個(gè)反射波性質(zhì)的新方法［J］.電網(wǎng)技術(shù)，2013，37（5）：1477-1482.

［10］郭云飛，趙冬娥，張斌.基于FPGA的高速AD采集設(shè)計(jì)［J］.山西電子技術(shù)，2013（5）：37-39.

［11］宋平崗，周軍，蔡雙.基于形態(tài)學(xué)分形維數(shù)的輸電線路故障選相方法［J］.華東交通大學(xué)學(xué)報(bào)，2014，31（3）：88-94.

［12］高如新，王福忠，余瓊芳.小波信號(hào)奇異性分析在配電線路故障檢測(cè)中的應(yīng)用［J］.電力科學(xué)與工程，2003（4）：5-8.

［13］何智龍，蘇娟，覃芳.db20和db3小波變換的電力系統(tǒng)諧波聯(lián)合分析［J］.智能電網(wǎng)，2015，3（2）：129-132.

（責(zé)任編輯姜紅貴）

Design and Implementation of Single-Terminal Traveling Wave Fault Location System Based on FPGA

Xiao Yang，Chen Jianyun，Xia Mengxian，Liao Bingbing
（School of Electrical and Electronic Engineering，East China Jiaotong University，Nanchang 330013，China）

In light of the existing single-terminal 10kV transmission line traveling wave fault location theory，this study proposes FPGA-based hardware and software implementation.A top-down thinking of FPGA modular coding is adopted to design traveling wave fault location system.AD7356 is used for high-speed data acquisition，and then the improved Karrenbauer transformation is implemented on the hardware.Then，the FIR filter IP core is utilized for wavelet transform to obtain maximum-minimum pairs of the series.Finally，the right fault distance calculation formula can be selected according to the polarity of modulus maxima.Timing simulation and board-level testing prove that the timing of the program design is stable with high positioning accuracy and realtime.

FPGA；fault location；phase-modulus transformation；the wavelet transform

TM774

A

1005-0523（2016）04-0081-06

2015－12－17

國(guó)家自然科學(xué)基金項(xiàng)目（51467004）

肖煬（1991—），女，碩士研究生，研究方向?yàn)樾胁ü收蠝y(cè)距和FPGA數(shù)字信號(hào)處理。

陳劍云（1962—），男，教授，博士生導(dǎo)師，研究方向?yàn)殡娏ο到y(tǒng)監(jiān)控及自動(dòng)化、遠(yuǎn)動(dòng)技術(shù)。