數字多波束發射終端的通道一致性研究

韓雙林，翟江鵬，魏海濤

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

?

數字多波束發射終端的通道一致性研究

韓雙林，翟江鵬，魏海濤

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

數字多波束天線的波束指向精度與發射終端通道一致性有密切關系。針對通道一致性問題從硬件和軟件兩方面對發射終端進行了設計。硬件方面主要是采用等長線的方法保證各個通道信號所經過的鏈路時延一致。軟件方面設置相關參數使通道間時間同步和D/A同步，并通過標校校準每個通道的輸出信號。試驗結果表明，以上措施有效地減小了通道間幅度、相位和時延差異，提高了通道一致性。該研究也為其他陣列天線系統設計提供了有益的參考。

陣列天線；數字多波束；通道一致性；同步

0　引言

數字多波束發射系統結合了陣列天線和數字信號處理技術。數字多波束系統的基帶信號產生和波束合成均在數字域實現[1]，合成后的數字信號經過D/A和上變頻變成模擬射頻信號，經過天線陣元輻射，在空中形成相應波束。

由于整個發射系統需要多個陣元協同工作，而不同陣元通道間的軟硬件不可能完全一致，從而造成通道間信號的幅度、相位和時延不一致，繼而影響合成波束的指向精度[2]。

本文從硬件和軟件兩方面對多波束發射終端進行了重新設計。硬件方面，采用等長線設計將FPGA與D/A間走線以及D/A與上變頻間走線設計為等長，使得所有通道的基帶信號以及中頻信號線時延盡量保持一致。同時，時鐘芯片與多片D/A間走線等長確保了時鐘到達D/A的線延遲一致。軟件方面，設置時鐘芯片AD9522工作在零延遲模式使輸出時鐘與輸入時鐘相位嚴格對齊[3]。D/A芯片AD9148工作在數據速率模式，在輸入時鐘同步的情況下，設置相關參數使多片D/A輸出同步[4]。最后，將通道輸出信號反饋到接收端進行幅度和相位標校。測試結果表明，以上措施有效地提高了發射終端的通道一致性。

1　數字多波束發射系統總體設計方案

數字多波束發射系統主要由上位機、發射終端、功放、陣列天線和小環終端組成，如圖1所示。上位機下發工作參數至多個發射終端，發射終端根據下發參數產生1個或多個波束基帶信號，并進行加權合成，合成后的波束基帶信號通過DA變換、上變頻被調制到射頻載波，射頻載波經過功放放大后傳輸到陣列天線。信號到達陣列天線后被分為2路：主路信號經過陣列天線輻射在空間形成相應波束；輔路信號經多選一開關反饋至小環終端用于通道一致性校準。

圖1　數字多波束發射系統結構

2　數字多波束發射終端

數字多波束發射終端結構框圖如圖2所示。發射終端采用DSP+FPGA+DA架構，DSP主要用作信息交換，把上位機通過網口下發的數據寫入FPGA，同時將本地工作狀態上報給上位機。FPGA根據DSP寫入的工作參數產生相應波束基帶信號，并進行波束加權合成，合成后的波束基帶信號送入D/A芯片，AD9148將數字基帶信號進行數模轉換后調制到中頻載波，最后經過上變頻器變成射頻信號發送出去。時鐘分配芯片AD9522負責將輸入的1路時鐘分成多路時鐘，供FPGA及AD9148模塊使用。

圖2　數字多波束發射終端硬件結構

3　通道一致性研究

通道一致性主要由時鐘同步、D/A同步和幅相同步這3個方面保證。基帶信號的產生、數模轉換以及上變頻均和時鐘相關，時鐘不同步將直接導致通道間時延和載波相位不一致[5]。D/A同步指多片AD9148彼此同步，保證輸出的中頻載波信號相位一致。幅相同步是測量輸出射頻信號的幅度和相位，并根據結果對其校正使得最終輸出信號幅相一致[6]。

如圖2所示，每個發射終端產生8路通道信號經功放傳輸到對應的8個天線陣元，為了保證8路通道信號的一致性，從硬件和軟件2個方面同時考慮。

3.1硬件

信號在傳輸線上傳輸時會產生時延。如果某一信號的傳輸距離較長，其時延也會較大，2個信號傳輸距離不同，它們之間就存在相對時延，這相當于其中一個信號發生了相移[7]。因此，通常需要對傳輸線進行等長處理。對于發射終端，硬件上要使每路通道信號所經過的電路傳輸距離盡量保持一致。主要包括以下幾個方面：

① FPGA與4片AD9148間的PCB走線等長，保證8路基帶信號從FPGA到AD9148所走過的路徑基本相等；

② 時鐘分配芯片AD9522輸出至4個AD9148的參考時鐘CLK2～CLK5彼此等長，保證時鐘到達AD9148時相位一致，為多片AD9148同步做準備；

③ AD9148與上變頻器間信號線等長，使輸出的中頻信號到達上變頻器時相位一致。

3.2軟件

3.2.1時鐘同步

發射終端的工作時鐘均由AD9522產生。外部時鐘首先進入AD9522，在其內部經過倍頻分頻分路，最終由通道分路器輸出時鐘提供給終端其他模塊使用。為了保證輸出時鐘與輸入時鐘相位嚴格對齊，使能AD9522的零延遲模式。零延遲模式通過將通道分路器0的時鐘反饋至PLL，PLL自動同步輸入的參考時鐘相位和通道分路器0的輸出時鐘相位。因為AD9522的其他通道分路器輸出與分路器0的輸出同步[8]，所以AD9522所有的輸出均與輸入參考時鐘同步。

3.2.2D/A同步

FPGA輸出的數字基帶信號進入AD9148后經過預調制、插值和濾波，正交調制到中頻載波，最后通過DAC轉換成模擬中頻信號。每個AD9148可以同時產生2路中頻通道信號，4個AD9148共產生8路中頻通道信號，為了保證8路中頻信號相位關系穩定，4個AD9148需要同步工作。

AD9148支持數據速率同步和FIFO速率同步這2種同步模式，當使用芯片自帶的時鐘倍頻器時，AD9148只能工作在數據速率同步模式[9]。數據速率同步模式下，默認AD9148的參考時鐘輸入作為同步信號。參考時鐘到達多片AD9148的相位差應盡量小，細微的相位差直接導致輸出的中頻信號時序不一致[10]。發射終端的4個AD9148參考時鐘均來自AD9522，其零延遲模式保證了AD9522輸出的4個時鐘彼此相位一致。等長的PCB走線將最大程度的減小到達AD9148的參考時鐘相位差。

AD9148輸入信號FRMAE及DCI均由FPGA提供，Frame信號用來復位DA內部FIFO的寫指針，DCI是AD9148內部DAC的采樣時鐘。FPGA內部由同一個時鐘源驅動4個DCI信號，保證了4個DCI信號的同步。

在滿足上述條件下，執行如下同步步驟：配置數據速率模式，設置寄存器0x10值為0xC0；讀取同步狀態寄存器0x12，bit6為高電平表示芯片已經同步鎖定；給予FRAME一個高脈沖以復位FIFO，可以保證寫入FIFO的數據正確。完成此步驟后，所有AD9148均已同步。

3.2.3幅相同步

實際系統中受器件參數差異和工藝水平的制約，不能保證所有通道鏈路在硬件上完全一致，由此產生的通道不一致性可以通過標校手段加以校正[11-12]。

S(t)=R(t)cosθ(t)cosωct-R(t)sinθ(t)sinωct=

I(t)cosωct+Q(t)sinωct。

式中，I(t)=R(t)cosθ(t)，Q(t)=-R(t)sinθ(t)，分別為I和Q分量。換算得到：

由以上公式可知，通過調整I和Q的權值可以達到調整PSK調制信號的相位θ(t)和幅度R(t)的目的。

系統正式工作前會依次對所有通道進行標校，具體標校流程如圖3所示。首先設置通道的工作參數，包括初始權值等，使通道n輸出射頻調制信號。小環終端收到通道n的反饋信號后測量其幅度和相位，并將測量結果上報給上位機，上位機比對上報的測量值和本地預存的基準值，若比對一致則進行下一個通道的標校，否則根據比對結果對權值進行修正，直至測量值和基準值比對一致，再進行下一個通道的標校。重復此過程完成所有通道的標校。標校過程中上位機會存儲所有通道的標校參數，在系統正常工作時，上位機會在標校參數的基礎上計算新權值，保證了所有通道幅相一致。

圖3　標校流程

4　測試結果分析

分別對標校前和標校后的數字多波束發射終端8個通道的時延、幅度和相位進行測量。結果如表1所示。

表1　發射終端標校前后數據對比

由表1可知，數字多波束發射終端通道時延波動范圍由標校前的1.7ns減小到標校后的0.1ns，幅度波動范圍由標校前的1.1dBm減小到標校后的0.4dBm，相位波動范圍由標校前的6.2°減小到標校后的0.2°。測試結果表明，以上措施有效地提高了發射終端的通道一致性。

5　結束語

中對于通道一致性問題多是從軟件方面進行校正，而本文從硬件和軟件兩方面同時考慮，在發射終端硬件設計之初就充分考慮了多個通道間的一致性問題。因此，在軟件標校過程中會更快地實現標校目標，節約標校時間，加快系統重啟進度。目前，該設計已應用在多波束發射系統中并取得良好效果。本文也為其他陣列天線的發射終端設計提供一種有益的參考。

參考文獻

[1]江天洲.相控陣雷達發射數字波束形成的設計與實現[D].西安：西安電子科技大學，2014.

[2]見偉，張玉，韓名權.陣列天線通道誤差對波束性能的影響分析[J].無線電工程，2014，44(11)：45-48.

[3]Analog Devices.AD9522 Datasheet [S],2008.

[4]Analog Devices.AD9148 Datasheet [S],2010.

[5]賈向東，李凡，鄭建光.智能天線基帶幅度加權波束賦形及其CDMA應用性能分析[J].電波科學學報，2010，25(3)：505-512.

[6]耿新濤.相控陣發射系統中幅相校準方法研究[J].無線電通信技術，2008，34(1)：59-61.

[7]楊章平.高速PCB設計中的差分等長處理及仿真驗證[J].通信技術，2015，48(5)：626-630.

[8]賈振安，楊曉晶.淺析AD9522時鐘分頻電路原理[J].電子世界，2013(14)：21-22.

[9]Analog Devices.AD9148 Quick Start Guide[S]，2010.

[10]翟健.基于DDS的發射數字波束形成技術研究[D].南京：南京理工大學，2012.

[11]尹繼凱，蔚保國，徐文娟.數字多波束天線的校準測試方法[J].無線電工程，2012，42(2)：42-45.

[12]張曉,薛鋒章.智能天線內置一體化合路校準網絡[J].移動通信,2014,38(2):76-79.

[13]朱麗，龔文斌，楊根慶.多波束天線通道幅相一致性校正及實現[J].微計算機信息，2007(20)：158-160.

韓雙林男，(1985—)，碩士，工程師。主要研究方向：衛星導航。

魏海濤男，(1979—)，碩士，高級工程師。主要研究方向：衛星導航。

Study on Channel Consistency of Digital Multi-beam Transmitting Terminal

HAN Shuang-lin,ZHAI Jiang-peng,WEI Hai-tao

(The54thResearchInstituteofCETC,ShijiazhuangHebei050081,China)

The pointing accuracy of digital multi-beam antennas is closely related to the consistency of transmitting channels.To solve the problem of channels consistency,the design is made from two aspects includinghardware and software.In thehardware aspect,the method of equal-length circuit is used to ensure that the path that signal on every channel passes through is identical in time delay.In the software aspect,correlative parameters are set to synchronize time and D/A among channels,and the output signal of every channel is aligned by calibration.Experiment results show the measures above reduce the difference in amplitude,phase and time delay among channels,and improve the channel consistency.The study is a useful reference for other array antennas system.

array antennas;digital multi-beam;channel consistency;synchronization

10.3969/j.issn.1003-3106.2016.09.19

2016-05-27

國際合作課題基金資助項目(2013DFA10540)；河北省“三三三人才”培養基金資助項目(A201400116)。

TP391

A

1003-3106(2016)09-0073-03

引用格式：韓雙林,翟江鵬,魏海濤.數字多波束發射終端的通道一致性研究[J].無線電工程,2016,46(9):73-75，79.