雷達接口設備與監視單元的設計與實現

林加

（廣州中南民航空管技術裝備工程有限公司，廣東 廣州510000）

雷達接口設備與監視單元的設計與實現

林加

（廣州中南民航空管技術裝備工程有限公司，廣東 廣州510000）

隨著民航的高速發展，自動化系統在空管行業中得到了廣泛應用。雷達接口單元作為空管自動化系統中的雷達處理器的前端核心組成部分，應具備穩定性和可替代性。由于目前相關的進口設備面臨老化且廠家已經不再生產同類型號產品，迫切需要研制雷達接口設備的替代品以保障民航空管安全。本文通過詳細說明了FPGA的工作原理以及技術特點。利用在FPGA（Field-Programmable Gate Array）上實現HDLC協議，再通過邏輯編程，在FPGA芯片內實現8路高速HDLC接口，HDLC邏輯代碼完全自主開發，徹底解決了對專用ASIC芯片的依賴。研制出可用于空管自動化的雷達接口設備和監視單元RISU-1000.成品目前已在多個現場投入使用，運行狀況良好，較好地保障了空管安全。

雷達接口單元；HDLC；替代產品；飛行安全；自主研制

隨著我國民航事業的高速發展，航班量逐年增加，空中飛行密度不斷加大。目前，我國大部分的空中交通管制區域均已使用空管自動化系統實施對空指揮，自動化系統為管制員提供了更為準確、連續和豐富的目標信息，管制員對空管自動化的依賴性正與日俱增。

空中交通管制使用的自動化系統實際是多雷達信號融合及飛行計劃自動相關系統，雷達接口單元是自動化系統的重要組成部分，肩負著引接多路雷達信號進入系統的責任。亦即，采用HDLC接口（同步HDLC協議具有穩定可靠、易于遠程傳輸的特點）的多路雷達信號經由雷達接口設備匯聚，然后統一轉換為TCP/IP協議，經以太網傳送給自動化系統（如圖1所示）。同時，雷達接口設備還需要能夠對雷達信號的質量進行監視，給出必要的鏈路檢測告警。

圖1　自動化系統引接雷達信號示意圖

在實際應用中，雷達信號接入單位基本采用進口設備，如PT公司的MPS800、MPS1000以及pLines等。此類設備基于一體化的嵌入式技術方案，可靠性、穩定性高。但進口設備不僅有價格昂貴、技術支持匱乏的缺點，有些還瀕臨停產或已經停產。而部分國內廠家給出的解決方案，由于核心開發能力的限制，一般采用系統集成的方式。比較常見的方式是采用工控機（或PC機）搭載數據接口卡的模式，其缺點是過于復雜、可靠性低、空間占用大。在后期維護方面，由于此類方案采用了非定制的接口卡，一旦接口卡的后續產品設計稍有變化，往往導致驅動或整套軟件都需要重寫。此外，由于工控機或PC機本身的可靠性、穩定性遠遠低于嵌入式設備，難以滿足長期不間斷運行的需要。

為了保障空中交通管制的正常運行，面對這種迫切的需求，需要自主研制出采用一體化嵌入式方案的雷達接口設備與監視單元，且應采用標準19英寸1U嵌入式低功耗無風扇設計，以方便在各現場的部署。

1　雷達接口設備的工作原理、技術特點以及解決方案

高級數據鏈路控制協議（High-level Data Link Control，HDLC）是一組用于在網絡節點間傳送數據的協議，是在數據鏈路層中廣泛使用的一種協議。在HDLC協議中，數據分成一個個的單元（幀）通過網絡進行傳輸，由接收方確認收到，由HDLC協議來管理數據流和數據發送的間隔時間。HDLC協議中每幀所傳輸的數據可以含有任意數量的比特位，而且幀的開始和結束是靠約定的比特模式（標志）來界定的，它是一種“面向比特”的協議［1］。

HDLC協議的實現是雷達接口單元的技術核心。HDLC協議多數情況下是基于專用集成電路（Application Specific Integrated Circuits，ASIC）芯片實現的，一般國外的雷達接口設備多采用集成了HDLC功能的CPU，如使用PowerPC系列CPU，該系列早期的CPU就能夠提供多路HDLC支持，是一個比較好的一體化嵌入式實現方式。或者，也可以采用HDLC專用通信芯片，使用工控機或者PC機搭載HDLC板卡進行協議轉換。

然而，由于寬帶網的飛速發展，HDLC的應用領域逐漸收縮至特有的行業，不論是帶HDLC功能的CPU，還是HDLC專用通信芯片，基本進入停產的階段。缺乏可持續供應的成熟的HDLC芯片支持，是雷達接口與監視單元研制的主要難點。

空管行業的設備應用模式，決定了產品需要有很長的生命周期。產品一般須有10年以上的供貨保障，才能滿足空管系統的技術保障要求，而ASIC解決方案無法滿足該要求。因此，在設計解決方案上必須放棄ASIC，轉而采用現場可編程門陣列（Field-Programmable Gate Array，FPGA）來實現HDLC協議。通過邏輯編程，可在一片FPGA芯片內實現8路高速HDLC接口，HDLC邏輯代碼完全自主開發，以徹底擺脫對專用ASIC芯片的依賴。以RISU-1000作為設計出的雷達接口設備的名稱。

2　雷達接口設備的系統設計

2.1系統組成

根據雷達接口設備的工作原理，設計的雷達接口設備RISU-1000主要是利用FPGA（Field－Programmable Gate Array）來實現HDLC協議。通過邏輯編程，在一片FPGA芯片內實現8路高速HDLC接口。設備主要由CPU子系統、以太網單元和HDLC單元三個部分組成。CPU子系統是基于ARM高性能CPU的核心處理單元，以太網單元是百兆全線速以太網交換單元，HDLC單元是以FPGA為核心的HDLC通信單元。其中，雷達處理器通過以太網上載雷達信號解碼程序至RISU-1000的Flash中，通過CPU進行編譯后輸送至內置的SDRAM，加電后的FPGA芯片從SDRAM中讀取已編程數據，隨后FPGA進入工作狀態，實現HDLC協議［3］。系統組成結構如圖2所示。

圖2　采用FPGA的雷達接口設備組成結構圖

2.2CPU子系統

CPU子系統是RISU-1000的核心，由三部分組成：

CPU：ARM7TDMI；

內存：16MB SDRAM；

固態盤：8MB FLASH.

2.3以太網單元

以太網單元提供全線速百兆以太網交換功能，一個端口連通CPU，對外提供4個百兆自適應以太網端口。核心交換規格如下：

（1）內置SRAM用于以太網幀的存儲轉發；

（2）非阻塞全線速收發；

（3）全面支持全雙工、半雙工流控；

（4）單芯片1024個直接映射查找表；

（5）全兼容IEEE 802.3/802.3u協議；

（6）支持線序自動檢測和反轉。

2.4HDLC單元

2.4.1組成

（1）FPGA：實現HDLC協議；

（2）接口電路：實現RS232或RS422標準的物理層驅動。

FPGA具有容量大、易編程的特點。采用FPGA實現HDLC協議，解決了對專用ASIC芯片的依賴。而且，通過在一片FPGA里同時實現8路HDLC，有效提高了系統的集成度和可靠性，降低了功耗。

2.4.2HDLC協議實現

HDLC協議為面向比特的數據鏈路層協議，基于幀為單位同步傳輸數據。圖3為HDLC幀結構，包括其標準碼（01111110）、地址域、控制域、數據和FCS域。

圖3　HDLC的幀結構

每個幀前、后均有一標志碼01111110，用作幀的起始、終止指示及幀的同步。標志碼不允許在幀的內部出現，以免引起歧義。為保證標志碼的唯一性但又兼顧幀內數據的透明性，發送端如果連續5個“1”出現時，便在其后插入一個“0”。在接收端，如果連續收5個“1”后面收到一個“0”，則自動刪除它，以恢復原來的比特流。如果出現連續6個“1”，則表示收到了標志碼。

為了使協議更加靈活，HDLC幀的地址域、控制域和數據部分，由上層CPU處理。HDLC幀前后標志碼、CRC計算和校驗、插“0”和刪“0”操作由FPGA實現。

HDLC的FPGA邏輯實現框圖如圖4所示，每一路包括接收、發送兩部分。Backend側是和CPU的接口，通過CPU的局部總線，以DMA的方式進行數據交互［2］。

圖4　HDLC的FPGA邏輯實現框圖

2.5通信模型

通信模型如圖5所示，接口設備轉發模塊實現了跨層面的透傳：

圖5　通信模型

HDLC：HDLC協議數據，屬于數據鏈路層，數據以幀的形式進入轉發模塊；

UDP報文：無可靠性保證的傳輸層，以報文的形式進入轉發模塊；

TCP數據：有可靠保證的傳輸層數據，以流的方式存在。

3　雷達接口設備在自動化系統中的應用

經過程序編程，板件的組裝完成之后，還需要接入自動化系統進行測試，測試包括三個部分：

（1）網絡功能測試，連接測試平臺的PC機，設置好網絡地址，進行連接，設置完畢將接口單元接入自動化測試平臺，檢驗成功為雷達處理器與接口單元握手成功。

（2）串口信號引接測試，引入8路不同的雷達信號，通過自動化設備的雷達配置功能進行配置，利用自動化系統的數據包檢測功能查看數據傳輸的質量。

（3）可靠性測試，連續30天不間斷的24小時測試，期間雷達處理器信號不能中斷。

本文所研制的雷達接口單元已在民航三亞航管站、民航珠海進近管制中心以及民航桂林空管站使用。

4　結束語

隨著計算機及Internet的普及應用，高速、可靠和透明的數據通信日益重要。HDLC協議由于其高速性，透明性等特點，成為數據傳輸協議中的佼佼者。但由于HDLC標準的文本較多，對HDLC的CRC序列生成多項式等有不同的規定，傳統的應用HDLC協議的ASIC芯片出于專用性的目的難以通用于不同版本。同時，現場可編程門陣列（FieldProgrammableGateArray，FPGA）芯片的規模越來越大，還具有設計開發周期短、設計制造成本低、可實時在線檢驗等優點，因此被廣泛用于特殊芯片設計中。

FPGA采用硬件技術處理信號，又可以通過軟件反復編程使用，能夠兼顧速度和靈活性。因此，FPGA芯片雖然成本略微高于ASIC芯片，但在中小批量通信產品的設計生產中，將HDLC協議應用在FPGA芯片上具有廣泛的前景。

設計的雷達接口設備接口采用ARM+FPGA構架，直接的優點是高集成度、低功耗，整機可以采用無風扇設計，從而拋棄了高故障的風扇單元，提高了整機的無故障運行時間。

FPGA的可編程特性，除了一舉解決專用芯片停產帶來的保障隱患外，更可以在該平臺上增加更多的特性，如格式轉換、數據監控等功能，更好的服務空管系統。

［1］張必英.基于FPGA的HDLC協議控制器的設計［D］.哈爾濱:哈爾濱工程大學，2005：63-65.

［2］宋飛，李志蜀.HDLC協議在FPGA通信系統中的實現［J］.計算機應用，2009，29（04）：1092-1094.

［3］李仲令.編碼理論和應用［M］.成都:電子科技大學出版社，1989：109-112.

Design and Implementation of Radar Interface Unit and Radar Monitoring Unit

LIN jia
（Civil Aviation Air Traffic Control Technology Equipment Project Ltd.，Guangzhou Guangdong 510000，China）

Withthe rapid development of civil air traffic control management，comprehensive use of automated air traffic control，the radar interface unit is a front-end interface unit as a core component of the radar data processor，we need reliable and irreplaceable，because faced with aging and imported equipment manufacturers no longer produce the same types of products an urgent need to develop alternatives to radar interface device to protect civil aviation flight safety tube.In this paper，the working principle and technical characteristics of FPGA are explained in detail.We use FPGA Implementation of HDLC protocol，implementation of the 8 channel high speed HDLC interface in FPGA chip，and the logic code was independent develop，completely solve the dependence on the dedicated ASIC chip.The finished product has been used in several field，running in good condition，good to protect the safety of air traffic.

radar interface unit；HDLC；alternative products；flight safety；autonomous development

TN91

A

1672-545X（2016）07-0160-04

2016-04-04

林加（1975-），男，廣東廣州人，本科，工程師，研究方向：空管設備維護維修。