基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與仿真

楊　峰

(四川文理學(xué)院國有資產(chǎn)管理處，四川達(dá)州635000)

?

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與仿真

楊峰

(四川文理學(xué)院國有資產(chǎn)管理處，四川達(dá)州635000)

針對(duì)微弱信號(hào)數(shù)字相關(guān)檢測系統(tǒng)的應(yīng)用問題，設(shè)計(jì)了基于FPGA的FIR數(shù)字濾波器.通過對(duì)不同結(jié)構(gòu)的FIR濾波器的特性進(jìn)行分析比較，結(jié)合運(yùn)算處理速度和資源消耗等因素，確定采用優(yōu)化的分布式算法來設(shè)計(jì)數(shù)字濾波器.最后對(duì)設(shè)計(jì)的FIR低通數(shù)字濾波器進(jìn)行了功能仿真，仿真結(jié)果顯示：設(shè)計(jì)的FIR低通數(shù)字濾波器能夠有效濾除帶外噪聲，能夠滿足數(shù)字信號(hào)相關(guān)檢測系統(tǒng)的應(yīng)用要求.

數(shù)字濾波器；MATLAB；FPGA; 分布式算法

根據(jù)數(shù)字信號(hào)相關(guān)檢測的原理可知，輸入被測信號(hào)與參考信號(hào)在進(jìn)行相乘運(yùn)算之后，再通過數(shù)字低通濾波，就可以得到反映被測信號(hào)幅值信息的直流信號(hào).[1-2]可見，數(shù)字濾波器是數(shù)字相關(guān)檢測中的核心單元.

數(shù)字濾波器按照其單位脈沖響應(yīng)h(k)的長短，可以分為無限長脈沖響應(yīng)(Infinite Impulse Response, IIR)濾波器和有限長脈沖響應(yīng)(Finite Impulse Response, FIR)濾波器兩種類型.[3-4]FIR數(shù)字濾波器比IIR濾波器具有更好的相位線性響應(yīng)，[5]而且它還具有性能穩(wěn)定、設(shè)計(jì)靈活和幅度可調(diào)等優(yōu)點(diǎn)，所以非常適合應(yīng)用于數(shù)字相關(guān)檢測系統(tǒng)中.

傳統(tǒng)的FIR數(shù)字濾波器設(shè)計(jì)方法通常是采用DSP處理器來實(shí)現(xiàn).由于DSP內(nèi)部是順序執(zhí)行結(jié)構(gòu)，這就使得它的運(yùn)算處理速度受到限制，不適合應(yīng)用在處理速度要求很高的場合.而FPGA是并行處理結(jié)構(gòu)，它具有運(yùn)行速度快、開發(fā)周期短、可移植性好等優(yōu)點(diǎn).本文介紹了基于FPGA的FIR數(shù)字濾波器的設(shè)計(jì).

1　FIR數(shù)字濾波器的基本原理

數(shù)字濾波器是一個(gè)離散系統(tǒng)，所處理的對(duì)象是用序列表示的離散信號(hào)或者數(shù)字信號(hào).[6]系統(tǒng)函數(shù)表達(dá)式為：

(1)

從上式可以得出表示輸入輸出關(guān)系的常系數(shù)線性差分方程為：

(2)

由上式可以看出：數(shù)字濾波器的本質(zhì)是把輸入序列經(jīng)過一定的運(yùn)算之后變換成一個(gè)新的輸出序列.大多數(shù)普通的數(shù)字濾波器是線性時(shí)不變(Linear time-invariant, LTI)濾波器.對(duì)于FIR系統(tǒng)來說，其系統(tǒng)函數(shù)只有零點(diǎn)(Z=0的極點(diǎn)除外)，因此，可以將(2)式化為：

(3)

對(duì)于抽頭數(shù)為N的FIR濾波器的數(shù)學(xué)表達(dá)式為：

(4)

其系統(tǒng)函數(shù)為：

(5)

上式中的h(n)為第n級(jí)抽頭系數(shù)，x(n-k)為延時(shí)n個(gè)抽頭的輸入信號(hào).可以用方框圖來表示FIR濾波器，圖1為FIR直接形式的方框圖.

圖1　FIR濾波器的方框圖

2　FIR數(shù)字濾波器設(shè)計(jì)

2.1FIR濾波器的MATLAB設(shè)計(jì)

FDATool是MATLAB軟件中專用于濾波器設(shè)計(jì)和分析的工具.本文采用Hamming窗函數(shù)設(shè)計(jì)64階低通濾波器，截止頻率為200Hz，圖2為設(shè)計(jì)的濾波器的幅頻和相頻特性.

圖2　濾波器的幅頻相頻特性

FDATool計(jì)算出的濾波器系數(shù)為浮點(diǎn)數(shù).用FPGA處理浮點(diǎn)數(shù)據(jù)非常浪費(fèi)資源，所以，需要將浮點(diǎn)數(shù)形式的濾波器系數(shù)量化為整數(shù)型.濾波器系數(shù)的量化位數(shù)越多，濾波器精度就越高.綜合考慮頻率精度、資源消耗和查找表的輸出端口數(shù)量等因素，本設(shè)計(jì)中采用16位對(duì)系數(shù)進(jìn)行量化.

2.2基于FPGA的FIR濾波器設(shè)計(jì)

用FPGA設(shè)計(jì)FIR數(shù)字濾波器時(shí)，實(shí)現(xiàn)結(jié)構(gòu)有串行算法結(jié)構(gòu)、并行算法結(jié)構(gòu)和分布式算法結(jié)構(gòu)等.串行結(jié)構(gòu)的優(yōu)點(diǎn)是結(jié)構(gòu)簡單、占用資源少，缺點(diǎn)是處理速度慢，適合用于對(duì)處理速度要求不高的場合；并行結(jié)構(gòu)相對(duì)要比串行結(jié)構(gòu)復(fù)雜，若采用流水線結(jié)構(gòu)，[6]能夠提高信號(hào)的處理速度，缺點(diǎn)是這種結(jié)構(gòu)資源消耗較大.

分布式算法結(jié)構(gòu)的核心是ROM查找表(LUT)，它將固定系數(shù)的乘累加運(yùn)算轉(zhuǎn)換成查找表操作.[7-8]對(duì)于FIR數(shù)字濾波器來說，從查找表出來的數(shù)據(jù)只需執(zhí)行簡單的加法運(yùn)算，從而可以大大地提高數(shù)據(jù)的運(yùn)算處理速度.圖3為分布式算法FIR數(shù)字濾波器最簡單的實(shí)現(xiàn)結(jié)構(gòu).

圖3　分布式FIR濾波器的實(shí)現(xiàn)結(jié)構(gòu)

在用上述方法實(shí)現(xiàn)分布式算法FIR濾波器時(shí)，隨著濾波器系數(shù)數(shù)量的增多，查表的規(guī)模會(huì)呈指數(shù)規(guī)律增加.為了減小資源消耗，可以先采用部分表計(jì)算，然后再將查表結(jié)果相加.設(shè)長度為M*N的內(nèi)積如下式：

(6)

可以將上式中的乘積和分割成M個(gè)獨(dú)立的N階并行查找表，如下式所示：

(7)

由上面推導(dǎo)可知，若采用部分表運(yùn)算設(shè)計(jì)一個(gè)8N個(gè)系數(shù)的FIR數(shù)字濾波器，需要7個(gè)輔助加法器，而原本需要一個(gè)28N×B單元的查找表減少到只需要8個(gè)2N×B單元查找表.而且，當(dāng)數(shù)據(jù)的分組數(shù)量越多時(shí)，所需的查找表單元數(shù)就越少，也就是單個(gè)查找表的規(guī)模就越小.但是，隨著分組數(shù)的增多，需要的輔助加法器數(shù)量也隨之增多.

為了不影響運(yùn)算速度，在用FPGA實(shí)現(xiàn)FIR濾波器時(shí)，我們采用流水線結(jié)構(gòu)編寫Verilog HDL代碼.本文采用分布式算法實(shí)現(xiàn)64階數(shù)字濾波器，將64輸入的查找表分為8個(gè)并行的8輸入查找表.圖4為設(shè)計(jì)的FIR數(shù)字濾波器的RTL視圖.

圖4　FIR濾波器的RTL視圖

3　仿真及結(jié)果分析

Verilog HDL代碼編寫編譯完成后，為了驗(yàn)證設(shè)計(jì)的正確性，使用ModelSim軟件對(duì)設(shè)計(jì)的FIR數(shù)字低通濾波器進(jìn)行仿真.仿真的輸入信號(hào)由DDS頻率合成器提供，分別是頻率為100Hz和2.5KHz的正弦信號(hào).圖5為FIR濾波器的仿真RTL視圖.

圖5　仿真RTL視圖

圖6中上面的波形為DDS提供的頻率為100Hz和2.5KHz的正弦輸入信號(hào)，下面的波形為輸入信號(hào)經(jīng)過FIR低通濾波器之后的輸出信號(hào).由仿真結(jié)果可見，F(xiàn)IR的輸出信號(hào)與輸入信號(hào)有延時(shí)，頻率為100Hz的正弦信號(hào)完整地保留了下來，而頻率為2.5KHz的信號(hào)被濾除掉.仿真結(jié)果說明了設(shè)計(jì)的FIR數(shù)字低通濾波器能夠?yàn)V除帶外噪聲.

圖6　FIR低通濾波器仿真結(jié)果

4　結(jié)論

通過介紹基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)，對(duì)不同結(jié)構(gòu)的FIR濾波器進(jìn)行分析比較，綜合考慮到運(yùn)算處理速度和資源消耗等因素，確定采用優(yōu)化的分布式算法設(shè)計(jì)數(shù)字濾波器.最后對(duì)設(shè)計(jì)的FIR數(shù)字濾波器進(jìn)行了仿真，仿真結(jié)果驗(yàn)證了設(shè)計(jì)的正確性.

[1] 劉俊，張斌珍.微弱信號(hào)檢測技術(shù)[M]. 北京: 電子工業(yè)出版社，2005：51-123.

[2] 趙俊杰，郝育聞，郭璐璐,等.數(shù)字鎖相放大器的實(shí)現(xiàn)研究[J]. 現(xiàn)代電子技術(shù)，2012(3)：191-195.

[3] Uwe Meyer-Baese.數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn):第2版[M]. 劉凌，譯. 北京: 清華大學(xué)出版社，2006:66-119.

[4] 田耘.無線通信FPGA設(shè)計(jì)[M].北京：電子工業(yè)出版社，2007：141-201.

[5] 王秀敏，汪毓鐸，張洋,等. 通信系統(tǒng)中FIR數(shù)字濾波器的設(shè)計(jì)研究[J].通信技術(shù)，2009(9):3-6.

[6] Vinay K. Ingle，John G. Proakis. 數(shù)字信號(hào)處理[M]. 劉樹棠，譯. 陜西：西安交通大學(xué)出版社，2013：57-62.

[7] Ali Al-Haj.ConfigurableMultirateFilterbanks[J]. American Journal of Applied Sciences, 2008(7):788-797.

[8] Amita Nandal, T.Vigneswarn,AshwaniK.Rana,etal.AnEfficient256-TapParallelFIRDigitalFilterImplementationUsingDistributedArithmeticArchitecture[J]. Procedia Computer Science, 2015(54): 605-611.

[責(zé)任編輯范藻]

The Design and Simulation of FIR Digital Filter

YANG Feng

(National Asset Management Office of Sichuan University of Arts and Sciences, Dazhou Sichuan 653000,China)

FIR digital filter based on FPGA is designed for the application of the weak signal digital correlation detection system. The design adopts the optimized distributed algorithm after comparing the characteristics of different structure of FIR filter and considering such factors as the comprehensive processing speed and resource consumption. Finally, the functional simulation is carried out for the designed FIR low-pass digital filter. Simulation results show that the FIR low-pass digital filter can effectively filter out noise outside of the passband, and it is satisfied with application requirement of the weak signal digital correlation detection system.

Digital filter; MATLAB; FPGA; Distributed Algorithm

2016-01-20

四川文理學(xué)院2014年度青年啟動(dòng)項(xiàng)目“GMR生物傳感器專用數(shù)字鎖相檢測電路設(shè)計(jì)”(2014Z006Q)

楊峰(1986— )，男，四川通江人.碩士，主要從事儀器科學(xué)與技術(shù)研究.

TN911

A

1674-5248(2016)05-0033-03