基于FPGA的磁共振成像儀梯度模塊的設計

董海峰，鄭振耀，姚凱文，謝 晨，陳 忠

（廈門大學電子科學系 福建省等離子體與磁共振研究重點實驗室，福建 廈門361005）

基于FPGA的磁共振成像儀梯度模塊的設計

董海峰，鄭振耀，姚凱文，謝 晨，陳 忠

（廈門大學電子科學系 福建省等離子體與磁共振研究重點實驗室，福建 廈門361005）

針對磁共振成像儀小型化、數字化的發展需求，提出了一種基于FPGA的磁共振成像儀梯度模塊設計方案。該方案以FPGA為系統控制核心，結合高精度的四通道DAC和高分辨率的數字電位計，實現了梯度脈沖波形的生成、轉換、預加重處理等一系列的功能。與以往的方案相比，該方案不但有效的減輕了主處理器FPGA的工作負擔，而且盡可能的提高了系統的數字化和集成化。通過軟件仿真和聯機調試，結果表明該方案工作穩定可靠，能夠很好的滿足小型化磁共振成像系統的需求。

磁共振成像；梯度；FPGA；預加重

磁共振成像（magnetic resonance imaging，MRI）技術能夠在對機體沒有損傷的前提下快速、準確的獲得機體內部的圖像，具有對比度高、成像參數多、無電離輻射傷害等優點，因此在現代醫學成像領域中具有廣泛的應用［1］。目前在大多數磁共振成像儀中，梯度模塊的設計方案多以高性能的FPGA或DSP實現梯度脈沖波形的生成和處理為主［2-3］，雖然集成度高，但是對器件性能要求高，內部控制邏輯和程序復雜，設計難度也比較大。文中提出一種以FPGA為系統控制核心，結合四通道的串行輸入DAC和高精度的數控電位計的梯度模塊設計方案，顯著的降低了對FPGA的性能需求，簡化了電路和程序設計，具有全面兼顧性能、集成度、復雜度和成本的優點。

1 梯度模塊設計原理

在磁共振成像系統中，除了需要使成像體原子核產生磁化的主磁場外，還需要對其X、Y、Z 3個方向上施加線性變化的梯度磁場以便進行空間編碼，從而得到具有空間編碼信息的信號，再由上位機軟件經過數據處理即可恢復重建出物體的內部圖像［4］。因此，梯度磁場質量的好壞直接影響到最終成像的質量。根據磁共振成像儀的功能需求，梯度模塊需要產生符合條件的梯度脈沖序列，并且轉換成模擬信號，經過梯度功率放大器放大后送至梯度線圈，從而產生所需的梯度場［5］。此外，由于信號采集過程中梯度線圈上的電流快速切換，會在線圈及附近的導體上產生渦流效應［6］，因此還需要對梯度脈沖進行預加重處理［7］。一般磁共振成像儀梯度模塊主要包括梯度波形發生器、梯度功率放大器和梯度線圈等，其中梯度波形發生器主要實現梯度脈沖波形的生成、數模轉換和預加重處理等功能［8］。

2 系統整體設計

2.1 整體方案設計

本方案設計的梯度模塊系統框圖如圖1所示。

圖1 梯度模塊整體設計系統框圖

在本系統中，FPGA作為系統主控制核心，系統啟動時，由EPCSFlash芯片存儲的程序對FPGA進行配置和外設初始化，通過以太網口與上位機通信［9］，接收上位機軟件傳來的梯度脈沖波形數據并存入SDRAM中，然后根據指令調節預加重參數，配置DAC芯片并將梯度脈沖數據進行并串轉換，發送梯度脈沖數據并驅動DAC進行數模轉換，再經過預加重處理送至梯度功放進行功率放大，最后饋入梯度線圈產生所需的梯度磁場。其中，FPGA芯片采用Altera公司的Stratix III系列的芯片EP3SL150F1152，該芯片性能強大、功耗低、硬件資源及嵌入式硬核資源豐富，具有700多個用戶引腳可擴展多外設，內置嵌入式NIOS II軟核CPU，其最高頻率可達290 MHz，處理速度達340 MIPS，完全滿足成像儀系統的需求。

2.2 DAC部分設計

由于梯度脈沖信號包括X、Y、Z 3個通道，分別為選層、頻率編碼和相位編碼，因此采用一片四通道的DAC芯片可以完全滿足轉換需求，并且剩下的一路DAC可以作為勻場通道備用［3-10］。本設計采用ADI公司的AD5764R作為數模轉換芯片，該芯片是一款四通道、16位、串行輸入、雙極性電壓輸出DAC，積分非線性（INL）誤差為±1 LSB，噪聲很低，建立時間為10μs。該器件還有一個數字I/O端口，可通過串行接口進行編程。AD5764R采用串行接口，能夠以最高30 MHz的時鐘速率工作，并且與DSP和微控制器接口標準兼容。利用雙緩沖，所有DAC可實現同時更新。AD5764R的串行接口時序圖如圖2所示。

圖2 AD5764R的串行接口時序圖

表1 AD5764R的輸入移位寄存器格式

根據AD5764R的時序圖和寄存器格式使用FPGA編寫控制驅動，即可實現各個通道的數模轉換功能。例如寫全部DAC的控制函數代碼如下：

實測當正向最大數據設為0x7FFF時，輸出電壓為9.997V。AD5764R微調增益寄存器是6位寄存器，允許用戶在-32 LSB至+31 LSB范圍內，按1 LSB增量調整各DAC通道的增益。計算可知進行20 step的增益彌補3mV，即可達到+10 V的標準最大輸出。

2.3 預加重部分設計

渦流是指變化的磁場在其周圍的金屬體內產生的感應電流，強度與磁場變化率成正比。渦流所產生的磁場與原磁場想反，阻礙原磁場的變化。在梯度脈沖的上升沿和下降沿，由于梯度電流的快速切換，會瞬間產生較大的磁通變化，從而引起較大的渦流，嚴重影響梯度場的變化，使梯度波形畸變，從而導致采得的圖像出現偽影［11］，嚴重影響成像質量。梯度渦流可以用一系列具有不同時間常數，不同權重的e指數函數的線性和來表示，因此可以采用對梯度信號預加重的方法進行補償［12-14］，從而抵消渦流的影響。預加重的原理如圖3所示。

圖3 具有2階預加重的電路原理圖

由一個電容與兩個可變電阻組成的RC電路網絡可以得到e指數函數形式的電壓信號，其中可變電阻R1和R2分別用于調節波形的幅度常數和時間常數。RC電路的時間常數的計算公式為：

式中，U0和UC分別表示電容C輸入端和另外一端的電壓值。計算可知，當t=4RC時，UC=0.98U0，因此可近似認為t=4RC，從而根據R、C值估算時間常數。通過Multisim軟件對預加重電路進行仿真，得到預加重前后梯度波形變化對比示意圖如圖4所示，圖中橫坐標均為時間t（s），縱坐標均為電壓幅值U（V）。

圖4 預加重前后梯度波形變化對比示意圖

使用多組具有不同R、C值的預加重信號與原始梯度信號通過運放疊加，調節可變電阻的阻值，使預加重波形盡可能的補償渦流效應造成的畸變，從而得到波形正常的梯度脈沖信號。本設計中R值全部選擇滿量程為25 kΩ的可調電阻，為了能夠盡可能的補償渦流的影響，每個通道采用4階不同參數的預加重調節，其中電容C的值分別選擇0.1μF、10 nF、1 nF和100 pF。

由于傳統的可變電阻如3 296電位器等，阻值精度低，精確調節困難且誤差大，溫度系數也高，因此本設計采用ADI公司的AD5235芯片作為可變電阻器。AD5235是一款非易失性存儲器、雙通道1 024位數字電位計，溫度系數低至35 ppm/℃，具有SPI兼容型串行接口，加電自動刷新EEMEM設置，標稱阻值有25 kΩ和250 kΩ可選，能夠很好的滿足預加重電路的需求。主控FPGA通過SPI串行接口配置AD5235的24位數據字，可以根據需要靈活調節可變電阻的阻值。

2.4 輸出接口設計

梯度脈沖信號經過數模轉換和預加重處理后送至梯度功率放大器進行放大［15］，梯度放大器采用PCI公司的GA150型放大器，該放大器是一款單通道150VDC，75 Arms的脈寬調制功率放大器。考慮到功放輸入接口的需求，預加重后的梯度信號需要轉換成差分信號輸出，使用差分信號可以有效的降低電磁干擾并提高放大系統的信噪比。本設計采用ADI公司的ADA4922-1差分驅動器，它具有寬電源電壓范圍（5 V至 26 V）、軌到軌輸出、高輸入阻抗和固定增益+1（單端）或+2（差分），低失真和高信噪比（SNR）等特點，能夠很好的將梯度輸出信號由單端信號轉換為差分信號。

3 聯機測試

為了驗證所設計的梯度模塊的功能實現效果，將梯度輸出的差分信號接入RIGOLDS1074示波器進行測量。所測信號為頻率編碼梯度（Gx），采樣時間（Ts）為 3.2 ms，并預先設置了一組預加重參數，示波器中顯示的梯度模塊輸出波形如圖5所示，圖中的波形上下兩條為差分梯度信號，中間為示波器計算所得的單端信號。由測量結果可見，梯度模塊信號輸出正常，預加重效果明顯。

圖5 梯度模塊輸出脈沖波形圖

再將梯度模塊輸出接入梯度放大器，輸出梯度脈沖至梯度線圈，并實時調節預加重參數。通過梯度放大器上的VMON端口可以監測輸出到線圈上的實際電壓，將該端口通過BNC線連接至示波器，所得梯度線圈上最終得到的梯度脈沖波形如圖6所示，可見最終生成的梯度脈沖波形良好，渦流效應基本被預加重抵消，達到了預期的目標。

圖6 梯度線圈實際所得脈沖波形圖

實測此時的預加重可變電阻的參數如表2所示。通過FPGA不斷的調節數控電位計AD5235的阻值，可以方便的調節預加重的時間常數和幅度常數，從而盡可能的獲得理想的梯度脈沖波形。測試結果表明，本梯度模塊可以很好的實現梯度脈沖信號的生成、數模轉換、預加重處理和單端至差分轉換等功能。

表2 實驗中預加重電位器參數實測值

將文中設計的梯度模塊應用于本實驗室自主研發的0.5 T磁共振成像儀系統中，以放置了3D打印的鏤空模型的水模為實驗模型進行圖像采集實驗，采樣結果如圖7所示，圖中采樣面為橫斷面，分辨率達0.5mm。由實驗結果可見，采集到的圖像質量清晰，信噪比高，成像效果良好，說明該梯度模塊在0.5 T磁共振成像儀系統中運行正常，能夠較好的滿足系統需求。

圖7 0.5 T磁共振成像儀采集得到的水模圖像

4 結 論

文中介紹了基于FPGA作為主控制核心的磁共振成像儀梯度模塊設計方案，給出了梯度模塊整體的設計框圖，并且重點介紹了FPGA、DAC、預加重處理等關鍵部分的具體設計。模塊的聯機測試結果表明本方案能夠滿足磁共振成像儀梯度通道的需求，取得較好的成像效果，同時具有復雜度低、簡單可靠、易于控制和擴展等特點，為研制低成本、小型化的磁共振成像儀提供了一種簡單實用的梯度解決方案。考慮到渦流效應主要由磁體內部線圈及周邊金屬產生，并且渦流大小取決于梯度電流的大小和切換率，因此本設計對不同磁場強度的磁共振成像儀的梯度方案也具有一定的參考意義。

［1］Haacke E M B，Brown R W，Thompson M R，et al. Magnetic Resonance Imaging:Physical Principles and Sequence Design［J］.Proteomics，1999，xxvii.

［2］肖亮，湯偉男，王為民.基于單片FPGA的磁共振成像梯度計算模塊［J］.波譜學雜志，2010，27（2）:163-171.

［3］潘文宇，張富，羅海，等.一種基于高性能DSP的MRI梯度計算模塊設計［J］.中國醫療器械雜志，2011，35（3）:189-193.

［4］卡斯特勒.深入了解MRI基礎［M］.人民軍醫出版社，2012.

［5］艾吉斯.開放式永磁型MRI譜儀硬件系統的研究與設計［D］.成都，電子科技大學，2009.

［6］沈杰，寧瑞鵬，劉穎，等.一種減小梯度線圈產生的渦流的方法［J］.物理學報，2006，55（6）:3060-3066.

［7］Bartusek K，Kubasek R，Fiala P.Determination of preemphasis constants for eddy current reduction ［J］. Measurement Science & Technology， 2010， 21（10）: 105601-105609（9）.

［8］王恢旺.核磁共振儀器梯度驅動子系統的設計與實現［D］.中國科學院研究生院，2012.

［9］覃琴，宋海軍，李長俊.基于μC/OS-II和NicheStack的嵌入式以太網接口設計 ［J］.國外電子測量技術，2013（5）: 57-59.

［10］Nixon TW，Scott M I，Rothman D L，et al.Compensation of gradient-induced magnetic field perturbations.［J］.Journal of Magnetic Resonance，2008，192（192）:209-17.

［11］劉濤.常見磁共振偽影的產生原因及去除［J］.中國現代藥物應用，2010，04（20）:229-229.

［12］劉正敏，周荷琴，武海澄.磁共振成像系統的一種快速渦流補償方法［J］.中國醫療器械雜志，2005，29（6）:410-413.

［13］Zur Y.Eddy current compensation:US，US6191582［P］. 2001.

［14］徐勤，王鶴，蔣瑜，等.一種具有數字預加重的磁共振成像梯度波形發生器［J］.波譜學雜志，2006，23（1）:11-16.

［15］李思奇，蔣曉華.基于數字控制的磁共振成像用梯度放大器［J］.中國電機工程學報，2010（27）:83-89.

Design of MRIgradientmodule based on FPGA

DONG Hai-feng，ZHENG Zhen-yao，YAO Kai-wen，XIE Chen，CHEN Zhong
（Departmentof Electronic Science，Fujian Key Laboratory of Plasma and Magnetic Resonance，Xiamen University，Xiamen 361005，China）

Aiming at the needsof the digitalization andminiaturization of theMRIsystem，a design scheme ofgradientmodule based on FPGA is proposed in this paper.This scheme uses FPGA as the system control center，combined with high accuracy quad DAC and high resolution digital potentiometer to achieve the gradient pulse waveform generation，conversion，preemphasisprocessing and so on.Compared with the previous schemes，this scheme notonly effectively reduces theworkload of the host processor FPGA，butalso improves the digitalization and integration of the systemasmuch as possible.Through the software emulation and online debugging，results show that the scheme is stable and reliable，able to satisfy the needs of miniaturizedmagnetic resonance imaging system.

MRI；gradient；FPGA；pre-emphasis

TN830.4

A

1674－6236（2016）20-0005-04

2016-03-10 稿件編號：201603123

國家自然科學基金資助項目（11175149）

董海峰（1991—），男，安徽六安人，碩士研究生。研究方向：核磁共振儀器硬件電路原理及設計。