65 nm工藝雙層三維靜態(tài)存儲(chǔ)器的軟錯(cuò)誤分析與評(píng)估*

李 鵬，郭 維，趙振宇，張民選,2，鄧 全，周宏偉

(1.國(guó)防科技大學(xué) 計(jì)算機(jī)學(xué)院， 湖南 長(zhǎng)沙 410073；2.國(guó)防科技大學(xué) 并行與分布處理國(guó)家重點(diǎn)實(shí)驗(yàn)室， 湖南 長(zhǎng)沙 410073)

?

65 nm工藝雙層三維靜態(tài)存儲(chǔ)器的軟錯(cuò)誤分析與評(píng)估*

李 鵬1，郭 維1，趙振宇1，張民選1,2，鄧 全1，周宏偉1

(1.國(guó)防科技大學(xué) 計(jì)算機(jī)學(xué)院， 湖南 長(zhǎng)沙 410073；2.國(guó)防科技大學(xué) 并行與分布處理國(guó)家重點(diǎn)實(shí)驗(yàn)室， 湖南 長(zhǎng)沙 410073)

新興的三維靜態(tài)存儲(chǔ)器將代替二維靜態(tài)存儲(chǔ)器被廣泛用于高性能微處理器中，但它依然會(huì)受到軟錯(cuò)誤的危害。為了能夠快速、自動(dòng)分析多層管芯堆疊結(jié)構(gòu)的三維靜態(tài)存儲(chǔ)器軟錯(cuò)誤特性，搭建了三維靜態(tài)存儲(chǔ)器軟錯(cuò)誤分析平臺(tái)。利用該平臺(tái)對(duì)以字線劃分設(shè)計(jì)的三維靜態(tài)存儲(chǔ)器和同等規(guī)模的二維靜態(tài)存儲(chǔ)器分別進(jìn)行軟錯(cuò)誤分析，并對(duì)分析結(jié)果進(jìn)行對(duì)比。研究結(jié)果表明二維和三維靜態(tài)存儲(chǔ)器的翻轉(zhuǎn)截面幾乎相同，但三維靜態(tài)存儲(chǔ)器單個(gè)字中發(fā)生的軟錯(cuò)誤要比二維靜態(tài)存儲(chǔ)器更嚴(yán)重，導(dǎo)致難以使用糾檢錯(cuò)技術(shù)對(duì)其進(jìn)行加固。靜態(tài)模式下二維和三維靜態(tài)存儲(chǔ)器敏感節(jié)點(diǎn)均分布于存儲(chǔ)陣列中，表明靜態(tài)模式下邏輯電路不會(huì)引發(fā)軟錯(cuò)誤。

三維靜態(tài)存儲(chǔ)器；軟錯(cuò)誤；分析平臺(tái)；翻轉(zhuǎn)截面；單粒子翻轉(zhuǎn)；多位翻轉(zhuǎn)

基于三維集成電路(Three-Dimensional Integrated Circuit,3D IC)技術(shù)的三維靜態(tài)存儲(chǔ)器(Three-Dimensional Static Random Access Memory, 3D SRAM)滿足了傳統(tǒng)SRAM設(shè)計(jì)在大規(guī)模、高帶寬、高速訪存等方面的需求。3D SRAM把傳統(tǒng)SRAM劃分到多個(gè)管芯中，有效減小了芯片面積，還使用硅通孔(Through-Silicon-Via, TSV)作為垂直互連，消除了二維設(shè)計(jì)中長(zhǎng)互連線帶來的延遲惡化問題[1]。……