一種快沿脈沖信號發生器的設計

一種快沿脈沖信號發生器的設計

徐碧輝，李廷凱，周加誼
（中國兵器工業第五八研究所 四川 綿陽621000）

針對目前國內外許多快沿脈沖信號發生器體積龐大、價格昂貴、可靠性差等缺點，設計了一種快沿脈沖信號發生器。采用浮地思想，上位機通過PCI總線，設置脈沖的幅度、脈沖寬度等參數，并控制FPGA輸出脈沖源的原始脈沖，原始通過光電耦合器、功率管驅動芯片等硬件調理電路調理后，驅動功率MOSFET的柵極，讓其迅速打開，形成所需的快沿脈沖信號。測試結果證明，該快沿脈沖發生器具有體積小、成本低、可靠性高等特點，并且可實現對脈沖信號的幅度、脈沖寬度的調節。

光電隔離耦合；浮地；快沿脈沖；脈沖信號發生器

隨著現代科學技術的快速發展，快沿脈沖技術在核爆模擬、量子物理、雷達、高速數據通信、航天信息等領域得到了廣泛的運用，具有重要的實用價值。傳統的快沿脈沖信號源大都為真空管，如放電間隙開關、觸發管、氫閘管等，在這些設計之中，主要是提高開關速度，獲取所需的脈沖信號[1-3]。但是這類設計有體積大、成本高、可靠性差等缺點。近年來，半導體不斷發展，相關技術也得到了完善，在脈沖信號源領域得到了廣泛的運用[4-6]。筆者介紹了一種基于光電隔離技術，采用浮地的思想，用功率MOSFET作為脈沖發生器的開關，設計了一種成本低、體積小、可靠性高，并且脈沖寬度及幅度可調的快沿脈沖發生器，具有一定的推廣意義。

1 系統總體架構概述

本設計采用上位機采用上位機控制板集子卡的方式，所述的上位機可采用標準6U CPCI主板即可。圖1是本設計的一種基于光電隔離的快沿脈沖發生器的系統結構示意圖。該板卡采用CPCI結構，通過PCI橋芯片PLC9054與上位機進行交互，再通過FPGA進行本地信息處理，經過硬件電路的調理，輸出輸出一種脈寬、幅度可調的快沿脈沖信號，其幅度可設定范圍為0～130 V，脈沖寬度最小可設定為100 ns。

圖1 系統結構示意圖

2 硬件電路設計

文中在此對硬件電路的介紹主要介紹脈沖產生電路。如圖2脈沖硬件電路圖中可以看出，快沿脈沖發生器主要硬件結構包括系統總線、處理器、隔離電路、驅動電路、隔離電源、數字電位器、高壓電源模塊、儲能電路、脈沖產生器。

圖2 脈沖硬件電路圖

2.1 處理器介紹

處理器主要包括FPGA芯片及外圍電路，上位機通過應用軟件設置的脈沖幅度值、脈沖寬度、脈沖開關等信息通過PCI總線發送至PCI橋芯片PLC9054，經過橋芯片的信息轉換，把PCI總線信息轉換為本地總線信息，發送至FPGA處理器單元，FPGA對信息進行再處理，獲得控制脈沖的幅度、脈寬、開關等相關參數，在相應的邏輯中設定值。在該設計中的處理器單元中FPGA芯片型號采用美國賽靈思半導體生產的XC7A200T-2FBG676I。

2.2 隔離電路介紹

鑒于對最終輸出脈沖信號的上升沿要求極高，如何讓原始脈沖信號經過調理電路后，獲得所需的快沿脈沖信號并使后端高電壓區域對低電壓區域無影響是十分關鍵的。

筆者采用安華高科的單通道高速光耦合器6N137及周圍電路，將低壓與高壓區域在板卡上隔離開，解決輸出端的高頻高能量的脈沖對低壓端的影響問題。同時芯片6N137轉換速率高（10MBit/S）、壓擺率高（10KV/us）等特點，使耦合后的信號保持原有的脈沖寬度及陡峭的上升沿，是后端產生快沿脈沖信號的先決條件，圖3為光耦外圍電路概略圖。

圖3 光耦電路圖

2.3 柵極驅動電路介紹

柵極驅動電路主要包括柵極驅動芯片及外圍電路。柵極驅動芯片采用TI公司的UCC27524DGN，此處對前端光電隔離產生的隔離脈沖信號進行再處理，形成一個快沿5 V脈沖信號，驅動后端的快沿脈沖產生器中的MOSFET的柵極，從而打開功率MOSFET。柵極驅動芯片產生的驅動脈沖信號上升沿能達到7 ns，下降沿8 ns，其峰值驅動電流能達到5 A，能快速的將后端功率MOSFET的柵極電容迅速的充滿，打開功率MOSFET。

2.4 隔離電源介紹

隔離電源主要由隔離電源芯片及外圍電路構成，運用浮地的思想，將最終輸出的快沿脈沖信號作為隔離電源芯片參考地，輸出一個基于脈沖信號作為零電勢點的5 V電源，該電源給光電隔離電路、柵極驅動電路。隔離電源芯片采用TI公司的DCR021205P-U，采用12 V供電、隔離度為1000 V、輸出功率為2 W，具有高效率、短路保護、低噪、高可靠等特點，為脈沖調理電路中提供穩定的電源，是整個系統關鍵性的功能模塊。

2.5 脈沖幅度控制模塊介紹

脈沖幅度控制模塊主要由數字電位器、高壓電源模塊及外圍供電濾波電路構成。脈沖幅度的控制原理主要是通過控制功率MOSFET源極的電壓值，從而控制輸出脈沖的幅度。源極電壓值由高壓電源模塊提供，筆者使用的是天津東文公司的寬幅度可調電源模塊，型號為DW-P131-25CM6，該電源模塊采用12 V電源輸入，輸出電源電壓幅度范圍為0～130 V，對其參考電平5 V進行電阻分壓，反饋至電源模塊反饋腳，即可輸出不同幅度的電壓值。FPGA接收到上位機設定脈沖幅度的指令，通過SPI總線發送至數字電位器，寄存在寄存器中，并設置數字電位器的電阻偏離值，設定電阻值，來改變高壓電源模塊反饋電壓處的分壓電阻的大小。數字電位器采用ADI公司的AD5293，該芯片數字接口為通用SPI接口，數字接口功能簡單、溫漂小、可變電阻范圍廣、精度可達1%，能對參考電平進行精確的分壓，從而使高壓電源模塊輸出的電壓值穩定。

2.6 儲能電路介紹

儲能電路主要由瓷片電容形成。當功率MOSFET迅速打開形成輸出信號陡峭的上升沿，所需的瞬間電流量高達幾安培，一般的低壓轉高壓的電源模塊很難做到高功率輸出，此時電容儲能就非常有必要。筆者選用幾顆10 uF的陶瓷電容儲能，具有放電快的特點，在開啟MOSFET的時，提供充足的瞬時電流，為輸出信號的陡峭前沿上升沿作保障。

2.7 脈沖產生電路

前面已經對脈沖產生電路的前端的調理電路進行了介紹，但是在該設計中最為關鍵的是脈沖產生電路，電路中的選型及PCB走線關系著該設計的成敗。

脈沖產生電路主要由功率MOSFET及外圍電路構成。在柵極驅動電路中產生的驅動脈沖信號迅速的對功率MOSFET的柵極電容進行充電，迅速滿足源極與柵極導通的條件，使功率MOSFET的漏極與源極迅速導通，源極電壓上升，形成所需的納秒級脈沖前沿，輸出得到最終的脈沖信號。另外該脈沖信號還將作為光電隔離電路、柵極驅動電路、隔離電源模塊電路的參考地。筆者選用Fairchild公司的FDP2572作為脈沖產生的開關，FDP2572的柵極電容很小，是形成陡峭的前沿上升沿的先決條件。

3 軟件設計

在快沿脈沖發生器中，軟件設計主要包括上位機頂層軟件與FPGA邏輯軟件。

3.1 頂層軟件設計

頂層軟件包由3部分構成：板卡動態鏈接庫，配套的驅動程序以及上層應用程序。應用程序主要是對動態鏈接庫接口的驗證和應用。驅動程序針對不同的系統應用，驅動程序不同。在這里，只對動態鏈接庫功能接口的介紹。采用C語言進行編寫，遵循軟件的模塊化、可移植化等原則，動態鏈接庫的功能接口主要包括打開板卡功能接口、脈沖信號的參數功能接口、脈沖信號的功能開關接口、FPGA配置FLASH燒寫配置文件的功能接口、關閉板卡功能接口，如圖4所示。

圖4 動態鏈接庫架構示意圖

3.2 FPGA軟件設計

筆者在該系統中的FPGA程序中使用VHDL語言進行軟件設計，邏輯軟件功能主要為對脈沖的幅度及脈沖寬度的設定，以及對脈沖幅度的校準，在配置FPGA的FLASH配置空間中寫入幅度參數文件。

圖5FPGA架構示意圖

系統上電之后，FPGA進行初始化加載程序，進行對脈沖參數燒寫、脈沖參數設定、脈沖使能狀態寄存器的監視，獲得相應的狀態指示，然后進行下一步操作。在該快沿脈沖發生器的FPGA程序中，在FPGA的配置FLASH的空間中開辟了一塊空間，供脈沖幅度的燒入，即為當輸出幅度與預期幅度值不一致時，可用上位機對幅度值的矯正。

4 結束語

文中給出了基于光電隔離的快沿脈沖發生器的基本設計方法，實現快沿脈沖的產生，該快沿脈沖發生器成本低、可靠性高、體積小，并可對脈沖寬度及幅度的控制，具有較好的工程應用價值。該方法已經成功的在某產品上運行，該脈沖發生器產生脈沖信號圖的前沿上升沿，可達到20 ns以內。

[1]楊清熙，王慶國，周星.基于雪崩晶體管產生快沿脈沖的電路參數分析[J].微波學報，2014，30（1）:59-63.

[2]唐 炬，許中榮，孟延輝，等.一種用于變壓器PD檢測的套筒單極子天線傳感器研究[J].儀器儀表學報，2007，28（9）:1654-1659.

[3]陳慶國，談克雄，李福祺，等.變壓器油中局部放電超高頻檢測的試驗研究[J].高電壓技術，2002，28（12）:23-25.

[4]FAN LI-si.Design and Test of HEMP Simulator with Fast Rise Time Using CoaxialTechnique[J].High Voltage Engineering，2010，36（12）:2966-2969.

[5]Cook E G，Allen F V，Anaya E M，etal.Solid-state modulator R&D at LLNL[C]//RPIA Conference.2002:90-98.

[6]Rogers DWO，ET AL.BEAM:a Monte Carlo code to simulate radiotherapy treatment units[J].Med.Phys.1995（22）:503-525.

A design of a fast pulse generator

XU Bi-hui，LI Ting-kai，ZHOU Jia-yi
（No.58 Research Institute of China Ordnance Industries，Mianyang 621000，China）

For many fast edge pulse signal generators in home and abroad are bulky，expensive，poor reliability shortcomings etc，a fast edge pulse signal generator is designed.Using an idea of floating ground，PC can set amplitude and width through the PCI bus，and using FPGA to export a initial pulse.This initial puls alongs the regulative hardware，and driving the gate of MOSFET.The MOSFET is opened quickly，forming a fast edge pulse signal required.The test results show that the fast pulse generator has many characteristics such as small body，low price，high reliability etc，which can control the width and amplitude of the pulse.

photoelectric coupler；floating groud；fast pulse；pulse generator

TN86

A

1674－6236（2016）18-0066-03

2015-09-24 稿件編號：201509170

徐碧輝（1987—），男，四川簡陽人，工程師。研究方向：工業控制計算機和軍用特種計算機。