以太網數據轉發約束的高速LDPC 碼設計

李霈霈，周志剛，那美麗

（中國科學院 上海微系統與信息技術研究所，上海200050）

以太網數據轉發約束的高速LDPC 碼設計

李霈霈，周志剛，那美麗

（中國科學院 上海微系統與信息技術研究所，上海200050）

為了靈活支持多種高速以太網接口，將低密度奇偶校驗（LDPC）編碼運用在以太網數據轉發，取消傳統數據包解碼，提出了LDPC并行編碼架構。在考慮1G到100G以太網物理層編碼碼字長度約束的基礎上，分別設計了針對1G、10G、100G接口中最大通道速率的LDPC（192，120），LDPC（594，462），LDPC（1188，990）碼字，實現了信道編碼處理的低時延。仿真結果表明，構造的準循環LDPC碼誤碼性能優，系統的處理時延小（考慮了編碼時延和譯碼時延）。LDPC編碼時延在0.58～1.17 μs之間，譯碼時延在3.20～4.26 μs之間，可以滿足不同以太網接口的最大通道編譯速率。

以太網接口；數據轉發；并行編碼架構；編碼時延；譯碼時延

以太網是現有局域網采用的最通用的通信協議標準。海量數據的交互對網絡帶寬的需求不斷在拓展，以太網的傳送速度也正以10倍速向前發展，經歷了從10 Mbps到100 Mbps 到1 Gbps到10 Gbps到100 Gbps的遞進[1]。如此巨大的數據傳輸速率用光纜是很容易支持的，但是光纜的可用性是受到限制的，發展高速率無線通信替代有線解決方案成為了大勢所趨。

糾錯碼被用來提高信道傳輸的可靠性，因為它可以檢測并糾正信號傳輸過程中引入的錯誤。好的糾錯碼技術已成為提供通信系統可靠傳輸的一種手段。低密度奇偶校驗碼（LDPC）具有優異的譯碼性能，將LDPC作為信道糾錯碼可以保證通信系統正確的高速通信[2]。

傳統以太網的數據傳輸中，以太幀經過數據包的解碼處理，然后連接到發送鏈路的糾錯碼模塊進行信道編碼。

文中提出以太網數據轉發約束的LDPC碼字，根據以太網物理層串行收發編碼方式，設計LDPC信息位與碼長，將以太網接口數據包直接傳送給LDPC編碼器，取消MAC解碼，

1　系統框架

傳統的編碼框架主要包括以太幀、緩沖器、數據包解碼和編碼器部分。以太幀以串行的方式輸入到數據包解碼模塊，然后拆分并重新打包輸出到編碼器中進行編碼。本文在傳統編碼框架基礎上取消了數據包解碼過程，以并行轉換的方式將以太網的數據包直接并行送入編碼器，不進行解析。這將大大降低系統的處理時延。基于并行架構的編碼框架如圖1所示。

圖1　并行架構的以太網數據傳輸的編碼框架

針對文中考慮1G-100G以太網接口的最大通道速率傳輸，信道編譯碼字選擇受限于以太網物理層編碼碼字長度。LDPC碼字信息位數選擇為以太網物理層編碼碼字長度的整數倍，這可以將以太網數據包直接送入編碼器進行編碼，免去了以太網數據包的解析過程。1 GE物理層采用8B/10B的編碼方式[3]，使用單通道結構，通道編譯的信息位數為10 bit，選擇信息位數為10的倍數的LDPC碼字；10 GE和100 GE物理層采用64B/66B的編碼方式[4]，使用雙通道并行結構，每通道編譯33 bit信息位，選擇信息位數為33的倍數的LDPC碼字。

2　以太網數據轉發約束的LDPC碼字構造

以太網數據轉發約束的LDPC碼采用準循環碼字，QCLDPC碼字可以有效的減小信道誤碼，而且由于其結構的特殊性，使其編譯碼具有復雜度低、存儲空間少、碼的設計靈活和硬件實現簡單等優點[5]。定義QC-LDPC碼的校驗矩陣H 由c×t個循環子矩陣組成，其中c、t均為正整數，且有c≤t。

Ai，j（1≤i≤c，1≤j≤t）是大小為b×b的循環子矩陣，且每個循環矩陣Ai，j的行（列）重相對其大小b而言都較小。

LDPC碼字信息位長度主要從接口物理層編碼碼字長度考慮。在對應關系上，LDPC碼字信息位長度應為接口物理層編碼碼字長度的整數倍。LDPC碼率主要從滿足通道速率考慮。

表1　數據轉發約束的LDPC碼矩陣參數

要構造具有良好的糾錯性能的LDPC碼，必須滿足3個條件，分別是無短環、無低碼重碼字、碼間最小距離要盡可能大。環的存在使得迭代過程中的獨立性假設不能成立，譯碼的最優性能得不到滿足。校驗矩陣H中有任何4個“1”分別在矩形的4個頂點上，則圍線構成了一個4環。

為了便于檢驗文中所設計的LDPC碼字無四環，在高斯信道下，采用BPSK調制方式，用Matlab軟件對設計的LDPC碼字仿真并給出性能曲線。引用文獻[6]中的檢驗算法。假設輔助矩陣O為：O=HTH，當且僅當輔助矩陣O中除對角線元素外輸出項值均為1時，校驗矩陣H沒有四環。

圖2　3種設計的碼字輔助矩陣O元素值分布

3種設計的LDPC碼字的輔助矩陣元素值分析如圖2。Matlab仿真結果表明，矩陣O的非對角線均為1元素，QCLDPC的校驗矩陣H中無四環存在。這證明了構造的LDPC碼字為好碼，并為其實現良好的誤碼性能提供了理論基礎。

3　LDPC碼編譯碼器設計與實現

對于高速以太網接口下設計的LDPC碼字，其基礎校驗矩陣的結構形式如式（2）。首先將校驗矩陣變換為H=[HsHp]，Hs和Hp分別對應編碼序列的信息位和校驗位部分[7]。

定義編碼后的碼字矢量x=（s，p）。碼字x滿足：

編碼運算在二元域中，可以得到

代入式（2），可得

式中:V為設計調蓄容量,m3;ri為降雨強度曲線上對應降雨歷時ti的降雨強度,mm/h;rc為調蓄池出流過流能力值對應的降雨強度,mm /h;ti為任意降雨歷時,s;α為徑流系數,hm2;A為流域面積,hm2.

整個編碼過程分為兩個子過程：乘法過程和前向迭代過程。

設向量vT=Hs×sT，vT可以通過Hs與（s1，s2，…，sm）T相乘得到，這個過程稱為乘法過程[8]。

Hp是H矩陣變換中下三角矩陣，在計算pT時，比較直接的方法是先求矩陣Hp的逆矩陣，然后計算等式。然而，矩陣的逆是一個復雜的運算，求逆的過程可能破壞了矩陣的稀疏性，那么得到的計算復雜度將和碼長的二次方成正比。在此，較好的解決方法是利用Hp的下三角特性，采用前向迭代的方法。等式的計算只需要異或操作就可以實現，如下式

圖3　編碼整體框架圖

在整體框架上[9]，信息序列首先進行串并轉換，然后送入相應編碼器中，編碼模塊基于校驗矩陣的編碼算法，已知信息序列求得碼字的校驗部分，然后將信息序列和校驗比特合并得到全部碼字。最后，并串轉換恢復成編碼碼字數據流。

表2　編碼碼字的計算時鐘周期及時延

10 G以太網接口下，QC-LDPC編碼器的時延為0.71 μs，這也與許多商用LDPC碼字IP的編碼時延相當[10]。

部分并行的譯碼器結構可以實現很高的數據吞吐率，在高速傳輸的系統中我們給出以下譯碼結構。VNU代表Log-BP算法中變量節點處理單元,CNU代表校驗節點處理單元。

圖4　部分并行的LDPC譯碼框架

如圖4譯碼整體框架[11-13]，硬件譯碼器由數據輸入緩沖模塊、變量節點處理模塊、校驗節點處理模塊和判決結果輸出緩沖模塊4個模塊共同組成。以碼字（192，120）為例，校驗矩陣是由3×8個子矩陣組成，每個子矩陣均為循環陣，變量節點VNU N=8，校驗節點CNU M=3。

譯碼器設計的時延主要來自于VNU和CNU單元[14]。分析評估最大時延的公式如下,CNU運算一次需要m個時鐘周期，VNU運算一次需要n個時鐘周期，那么并行迭代一次所需要總的時鐘周期為m+n。下表給出了20次迭代的情況下，根據子矩陣劃分的大小，使用功能時鐘500 MHz時對應的譯碼處理時間。

在500 MHz功能時鐘下，譯碼器的最大延遲為4.46μs，文中的設計在時延較小的情況下獲得了較大的譯碼吞吐量。

4　性能仿真及分析

文中在Matlab環境下對表1中設計的LDPC碼字進行了仿真。信道選擇為AWGN信道，調制方式為BPSK，得到的誤碼率曲線如圖5所示。

表3　并行譯碼器的處理時延

圖5　誤碼率曲線

圖5表明3種碼字的誤碼率均可以在信噪比小于8 dB時達到10-6。碼長較長的碼字編碼增益更大。在誤碼率為10-6時，LDPC III碼字的增益比LDPC II提高0.3 dB，比LDPC I的增益提高0.5 dB。因此，良好的糾錯性能使得設計的碼字可以運用在高速通信系統中。

圖6　LDPC I和PEG誤碼率比較

為了進一步比較碼字性能，將3種LDPC碼字誤碼率和PEG法構造的碼字誤碼率比較。PEG法是隨機構造的碼一種。PEG（Progressive Edge-Growth）方法在構造上使變量節點的局部環長最大。在二分圖上，前i-1個變量節點的邊已經構造出來，在構造下一個變量節點的邊時，每次向二分圖上添加一條邊，新添加的邊使得經過第i個變量節點的最小環長最大[15-17]。

圖7　LDPC II和PEG誤碼率比較

圖8　LDPC III和PEG誤碼率比較

由圖6，7和8看出，在相同碼率，相同對數似然比BP算法，相同迭代次數時，QC-LDPC碼字的錯誤平層遠低于PEG-LDPC碼，該特性可以滿足高速通信系統中低錯誤平層的要求，實現以太網接口的長距離傳輸。

5　結　論

文中在考慮1G-100G以太網物理層編碼碼字長度的基礎上，設計了針對最大速率的3種以太網數據轉發約束的QC-LDPC碼字，實現了接口信道編碼處理的低時延。仿真結果表明，3種LDPC碼字編碼增益較高，且低于PEG-LDPC碼的錯誤平層。編碼以及并行譯碼框架的分析，編碼時延在0.58～1.17 μs之間，譯碼時延在3.20～4.26 μs之間，可以滿足不同以太網接口的最大通道編譯速率。

[1]王小軍.100G以太網技術概述 [J].江蘇廣播電視大學學報，2010，5（21）:61-64.

[2]高明.LDPC編碼調制研究[D].杭州：浙江大學，2008.

[3]李玉偉，潘明海.8B/10B編碼對高速傳輸的影響分析[J].信息安全與通信保密，2011（3）:41-43.

[4]Roy R，Hajduczenia M，Kramer G，et al.10G-EPON efficiency[C]//Proceedings of the 3rd international conference onAdvancednetworksandtelecommunicationsystems. IEEE Press，2009:16-18.

[5]Li Z，Chen L，Zeng L，Lin S.Efficient Encoding of Quasi-CyclicLow-DensityParity-CheckCodes[J].IEEE Transactions on Communications，2006，54（1）:71-81.

[6]Xiao Y，Lee M H.Low complexity MIMO-LDPC CDMA systems over multipath channels[J].IEICE Transactions on Communications，2006，89（5）:1713-1717.

[7]Sun X R，Zeng Z，Yang Z.A novel low complexity LDPC encoder based on optimized RU algorithm with backtracking [C]//Multimedia Technology（ICMT），2010 International Conference on.IEEE，2010:1-4.

[8]范志明.基于LDPC的編碼調制理論及其硬件設計的研究[D].北京郵電大學，2014.

[9]莊夢溪.高速LDPC碼編譯碼器的研究與實現[D].西安電子科技大學，2012.

[10]802.11n/802.11ac LDPC Decoder RTL Data sheet，2009-11 Blue Rum Consulting Limited，2011.

[11]Mankar M V，Patil A，Asutkar G M.Single mode quasicyclic LDPC decoder using modified belief propagation[C]// Communications and Signal Processing（ICCSP），2014 International Conference on.IEEE，2014:862-866.

[12]Liu K，Lin S，Abdel-Ghaffar K.A Revolving Iterative Algorithm for Decoding Algebraic Cyclic and Quasi-Cyclic LDPC Codes[J].Communications，IEEE Transactions on，2013，61（12）:4816-4827.

[13]Park Y S，Blaauw D，Sylvester D，et al.Low-Power High-Throughput LDPC Decoder Using Non-Refresh Embedded DRAM[J].IEEE Journal of Solid-State Circuits，2014，49 （3）:783-794.

[14]朱嘉.LDPC碼的實現及其應用[D].上海交通大學，2007.

[15]Yang X，Wang L，Li Y.Performance of Q-ary PCGC based on PEG algorithm[C]//Intelligent Signal Processing and Communication Systems，2007.ISPACS 2007.International Symposium on.IEEE，2007:1-4.

[16]戚磊，韓喆，陳雙，等.S7-1200以太網通信的真空造浪測控系統設計與實現[J].工業儀表與自動化裝置，2016（3）：31-34.

[17]趙中玉，劉文莉.基于以太網的發電機組測試負載系統設計[J].工業儀表與自動化裝置，2016（5）：64-67.

High speed LDPC code design for ethernet data transmission

LI Pei-pei，ZHOU Zhi-gang，NA Mei-li
（Shanghai Institute of Microsystem and Information Technology，Chinese Academy of Sciences，Shanghai 200050，China）

This paper presented interface-aware Low Density Parity Check（LDPC）codes in parallel encoding framework to support high-speed Ethernet data transmission and cancel the packets decoding process.Considering constraints of encoded codeword length of 1G to 100G Ethernet physical layer，LDPC（192，120），LDPC（594，462），LDPC（1188，990）codes aiming the maximum channel rate for 1G，10G and 100G Ethernet interface were designed to reach low latency in channel coding process.The simulation results claimed that LDPC codes have excellent performance and minimum processing delay in system，taking encoding delay and decoding delay into consideration.The encoding delay of 0.58～1.17 μs and the decoding delay of 3.20～4.26 μs could meet the maximum code rate for different channels in Ethernet interfaces.

Ethernet interface；data transmission；parallel encoding framework；encoding delay；decoding delay

TN911.22

A

1674－6236（2016）22-0001-04

2016-04-06稿件編號：201604052

國家高技術研究發展計劃（863計劃）（SS2015AA011307）；上海市自然科學基金（15ZR1447600）

李霈霈（1991—），女，安徽馬鞍山人，碩士研究生。研究方向：毫米波高速通信中LDPC編譯碼技術。使通信系統具有更小時延（考慮編碼時延和譯碼時延）。