基于FPGA的程控三相功率源設計與實現

張 羽，杜 民，孫存強

（1.國網技術學院 山東 濟南250002；2.積成電子股份有限公司深圳研發(fā)中心 廣東 深圳 518000；3.山東新北洋信息技術有限公司 山東 威海250100）

基于FPGA的程控三相功率源設計與實現

張 羽1，杜 民2，孫存強3

（1.國網技術學院 山東 濟南250002；2.積成電子股份有限公司深圳研發(fā)中心 廣東 深圳 518000；3.山東新北洋信息技術有限公司 山東 威海250100）

程控三相功率源用于檢測三相電能表，功率表，取代了傳統的電磁式校驗裝置。性能、指標上都有了很大的改進，但是也存在電路比較復雜，電路板面積比較大，容易出現故障，穩(wěn)定性差等缺點，本設計基于FPGA直接數字合成技術，實現了高精度功率信號的產生，開發(fā)出一種成本低、性能穩(wěn)定、結構簡單、集成度高以及操作靈活簡單的三相交流功率信號源。通過友好的人機交互界面，可以方便地調節(jié)輸出信號的頻率、相位、幅度。同時保證輸出的信號具有高的電流、電壓、頻率精度和超低的波形失真度。

三相功率源；程控；FPGA；NCO

程控三相功率源用于三相功率表、三相電能表等的檢測，廣泛應用于測量、檢定系統中，它包含三相交流電壓源和三相交流電流源，六路輸出信號。具有頻率、相位、幅度可調的特點。基于FPGA的程控三相功率源采用直接數字合成技術（DDS）實現了信號源的產生，并通過后級功率放大對FPGA產生的信號進行功率放大。同時，采集輸出信號作為反饋，形成閉環(huán)控制，可以實現高精度的控制和輸出。通過FPGA作為控制器，利用FPGA的強大功能，可以方便地調節(jié)輸出信號的頻率、相位、幅度。文中從硬件設計和軟件架構方面對方案進行了闡述。最后，通過實驗驗證了文中提出方案的可行性。

測量測試用的三相功率源，主要應用于電力測量與測試，如三項電能表，三相功率表的測量，它的發(fā)展經歷3個階段。1）電磁式功率源，是使用傳統的電磁感應調壓器、升流器、移相器，從供電網的市電三相電取電，調節(jié)出所需三相信號。這種方式應用了很長時間。這種測試方式的缺點是非常明顯的，調節(jié)非常困難，僅僅調節(jié)出三相平衡的電壓信號就非常困難，各相之間相互影響。且電壓電流的輸出易受到市電帶來信號波動和畸變。2）上世紀八十年代，有了電子式的三相功率源，由分立的電子元件組成的振蕩電路組成，相比電磁式三相功率源，性能有了很大提高，但由于電路結構復雜，故障率較高，沒有得到廣泛應用，上世紀九十年代，出現MCU控制的程控三相功率源，屬于第三代交流功率測試源，性能有了很大提高，目前，程控三相功率源的設計多采用MCU的方案實現。配合適當的外圍電路，MCU可以方便地控制三相功率源輸出信號的頻率、幅值和相位。它的基本原理是：把波形數據存在數據存儲器中，例如：正弦波一個周期取100點，把這一百個點的對應的相位，查表得出的值填在數據存儲器中，當需要信號輸出時，用MCU把數據按照一定的的時間間隔調出，送給D/A轉換器輸出，產生波形，送出的波形只是一個階梯波，在經過低通濾波器才能得到平滑的正弦波。然而，基于MCU的方案需要依賴于大量的外圍電路，成本高，并且穩(wěn)定性受外圍電路影響比較大[1-8]。

本設計是基于FPGA的程控三相功率源，其外圍電路更少，其方案的實現是在基于FPGA的片上系統實現，簡化了電路設計，節(jié)約了系統成本，提高了系統的穩(wěn)定性。應該算是第四代三相功率源。

結合程控三相功率源的特點和FPGA的優(yōu)勢，實現了基于FPGA的程控三相功率源的設計，并通過仿真和實驗驗證了方案的可行性。

1 信號發(fā)生器設計

相比于以往的基于MCU數字波形合成技術，DDS從相位控制的概念出發(fā)，通過控制輸入的頻率控制字來產生所需頻率的信號，并且具有頻率切換速度快、頻率分辨率高和相位連續(xù)可調等優(yōu)點[3]。

基于FPGA的DDS技術中的核心為NCO—數字控制振蕩器（NCO，Numerically Controlled Oscillator），是軟件無線電、直接數據頻率合成器（DDS，Direct Digital Synthesizer）、快速傅立葉變換（FFT，Fast Fourier Transform）等的重要組成部分，同時也是決定其性能的主要因素之一，用于產生可控的正弦波或余弦波[2-11]。

NCO的實現方法有傳統方法是采用查表法（LUT），為了提高數控振蕩器的頻率分辨率，往往需要擴大波形存儲器的容量，造成存儲資源的大量消耗。而且，當需要外掛RAM來存儲波形時，由于受到RAM讀取速度的影響，數控振蕩器的輸出速率必然受到制約。因此，當需要設計高速、高精度的數控振蕩器時，不宜采用查表法[14]。

新型基于FPGA的處理方法為基于矢量旋轉的CORDIC算法，該算法主要用于計算三角函數、雙曲函數及其它一些基本函數運算。它有線性的收斂域和序列的特性，只要迭代次數足夠，即可保證結果有足夠的精度[16]。

在本設計中采樣Altera的Cyclone V系列FPGA實現直接數字頻率合成。系統框圖如下所示。在圖中信號產生部分的NCO采用CORDIC迭代算法來實現[7]。

NCO的頂層框圖如圖1所示：其中Phi_inc_i為頻率控制字，用來設置輸出信號的頻率，fsin_o為波形的數字輸出，用來控制DAC產生正弦波形信號。clken為時鐘使能，可以通過這個控制信號來決定波形產生的起始，從而實現相位調制。

圖1 NCO的頂層框圖

在FPGA中，通過通信接口控制模塊同輸出控制單元進行通信，用來接受并解析命令，對頻率控制模塊、相位控制模塊、幅度控制模塊發(fā)送控制命令[4]。

頻率控制模塊采用控制NCO的Phi_inc_i來實現。本設計采用32位的控制字，可以達到相當高的控制精度。

各路信號之間的相位控制由相位控制模塊采用實現。在相位控制模塊中，采用高速時鐘進行計數，控制依次打開NCO的時鐘使能，從而實現精確控制各路信號的相位[5]。

幅度調制采用乘法型DA轉化器AD5668。幅度控制通過電壓型DAC，AD5445產生模擬電壓。通過控制乘法型DAC的參考端便可以實現波形的幅度調整。采用16位的AD5445可以充分保證模擬出的波形的平滑。

使用另一個DAC控制DAC1的參考電壓。當給DACI相同的數字量，改變施加在參考電壓端的電壓DAI的輸出電壓會隨之改變。DACI采用DACXXX為16位以保證具有足夠的調節(jié)細度。調節(jié)細度達1/65 536之一。有如此調節(jié)細度，只要保證后級功率放大器的足夠穩(wěn)定性就可以選出標準功率源，即可以輸出達到一定準確值得電壓和電流值。

時鐘使能端，實際上就是控制正弦波信號發(fā)生的起始過零點從而實現六路電壓電流信號的相位控制，而且客服有些功率源設計中，調節(jié)相位只有先把電壓電流幅值降到零再調節(jié)相位的缺點[15]。

頻率調節(jié)實際上就是調節(jié)波形模擬時發(fā)送出DAC的兩點數據之間的時間間隔。如果是準確的50 Hz信號，一個周期需要100個點進行波形模擬時，每點的周期是20 ms，每點時間間隔就是20 ms/100=0.2 ms。

2 功率放大電路實現

信號發(fā)生器模塊產生的信號包含了功率源所必須的頻率、幅值、相位等信息，但是該信號幅度較低、功率較小，用它無法直接驅動負載，需要通過功率放大電路增強功率源的驅動能力。

功率放大電路主要包含3部分：預放大電路、高電壓放大電路和保護模塊。預放大電路起過渡作用，連接信號發(fā)生器和功率放大電路，將信號進行初步處理，優(yōu)化波形，降低信噪比。高電壓放大電路主要是通過高壓功率三極管搭建功率放大電路，在外部直流高壓電源的驅動下，實現信號功率放大。保護模塊在輸出功率超過額定值時起作用，避免因為功率過大導致系統損壞[9]。

前級采用集成功率放大器，加后級大功率三極管對管組成。這種組合的優(yōu)點是集成功率放大器使用可以簡化電路，此類4件可以選用。但是這種集成功放不會有太大功率。如果我們需要輸出功率比較大時顯然是不夠的，或者價格非常昂貴。合理方案是集成功放和達林頓三極管的組合。達林頓大功率三極管的價格非常便宜。最后一級是輸出變壓器，接在功放三極管的之后。輸出變壓器可以使輸出達到我們更多要求。基本量程電壓100 V，電流5 A，這是常規(guī)的量程[13]。

圖2 硬件電路總體框圖

3 反饋電路實現

為實現三相功率源頻率、相位和幅值的精確控制，需引入負反饋系統，利用PI調節(jié)實現無差調節(jié)。以幅值為例，利用AD采集輸出信號的幅值作為反饋，同給定的幅值進行比較，利用誤差作為控制量，實現動態(tài)調節(jié)。圖3為反饋電路實現的框圖。

把交流信號經互感器（此互感器精度要足夠高）。經運放調整幅度送至真有效值變換電路送入A/D，此A/D選12位ADXXX。

當FPGA產生正弦波信號，再經反饋回路送回主控MCU，MCU判斷送出值與反饋值一致時，經正常工作，如果反饋值明顯低于輸出值，可以判斷輸出端過載，這時需要撤掉輸出信號，防止時間過載造成的系統損壞。

圖3 反饋電路實現框圖

4 輸出控制單元實現

程控三相功率源的頻率、相位和幅值要求可以調節(jié)，并且該系統中頻率調節(jié)范圍為45～55 Hz，相位0～360°可調，幅值0～100 V的基本量程內可調。其中，頻率、相位和幅值的調節(jié)通過控制單元實現。將控制信號通過輸入系統送給FPGA，FPGA調節(jié)輸出信號的頻率、相位和幅值。

頻率和相位的調節(jié)通過控制DDS模塊實現。DDS通過控制輸入頻率控制字來實現輸出波形的控制。基于FPGA的DDS系統中，可以通過選擇波形數據存儲器中的數據來實現頻率和相位的調節(jié)。幅值的控制通過調節(jié)功率放大器中預放大電路和功率放大電路的放大倍數實現。FPGA輸出控制信號經過DA輸出，調節(jié)放大電路的參考電壓，進而實現幅值的控制。如果測量電能表時，由于目前電能表的量限跨度很大，電壓標準量限100 V，220 V，380 V，根據需要可以設置更多的量限。目前有企業(yè)開發(fā)出10 kV電能表，電流量限也比較大，市場上能看出的電能表電流量程有100 A或者更大，那么檢測電能表的三相功率源必須有同樣大的量程才能滿足檢測電能表的要求。更多的的量程可以通過設計多抽頭升壓變壓器和升流器，由FPGA送出的開關量信號控制繼電器，來切換量程。

5 軟件系統設計

該軟件系統包括底層的嵌入式軟件系統和上層控制軟件系統。

嵌入式軟件系統的硬件平臺采用基于FPGA的SOPC技術來實現。MCU采用FPGA內部的NIOS II軟核來實現。不需要獨立的MCU。嵌入式軟件系統包括輸入輸出信號控制、AD和DA的數據轉換控制、以及三相功率源頻率、相位和幅值的控制。通過接受上層控制軟件的命令與配置參數，控制信號發(fā)生器模塊和外設電路。同時監(jiān)控系統狀態(tài)并反饋到上層控制軟件[12]。

上層控制軟件，可以安裝在臺式電腦或筆記本電腦上，程序由VB編制。上層控制軟件具有友好的人機交互界面，通過串口向FPGA主控板發(fā)出控制命令和控制參數，如電壓值、電流、相位、頻率值。

6 系統指標

該程控三相功率源的主要技術指標如下：輸出相電壓基本量程100 V，電流范圍 0～5 A頻率范圍 45～55 Hz，每相輸出功率100 W，電壓、電流調節(jié)步長0.01%，輸出電壓、電流精度＜0.05%，輸出頻率精度 ＜0.01 Hz，輸出正弦波波形失真度＜0.05%[6]。

圖4 軟件系統框圖

7 結束語

該系統設計了基于FPGA的程控三相功率源系統，輸出信號頻率、相位和幅值可以調節(jié)。通過信號采樣和反饋調節(jié)提高了輸出信號的精確性。使用FPGA作為控制器，可以方便實現信號的生成和整個系統的控制。將整個控制系統在基于FPGA的片上系統實現，大大提高了系統的可靠性。基于FPGA的程控三相功率源系統將為電力、計量等領域的應用提供更方便的解決方案。

[1]胡廣純，肖海紅．工頻功率電源信號發(fā)生電路的實現[J]．電子技術，2007（Z1）：7-8．

[2]雷道仲．基于FPGA的正弦信號發(fā)生器的研究與設計[D]．長沙：湖南師范大學，2008．

[3]李國立，王曉君.基于DSP與DDS技術的高精度信號源設計[J].工程技術，2010（2）:115-116.

[4]張阿寧，趙萍.基于FPGA的正交數控振蕩器（NCO）的設計與實現[J].電子設計工程，2011（17）：149-152.

[5]張進，蘇凱雄.基于FPGA的數控振蕩器的設計與實現[J].福州大學學報：自然科學版，2005（5）：584-587.

[6]蔡周峰.智能電能表的研究與設計[D].南京：南京理工大學，2013.

[7]周柱.基于CORDIC算法的直接頻率合成技術的研究和應用[D].長沙：國防科學技術大學，2005.

[8]呂勇軍.程控多功能三相功率源的設計[J].電子設計應用，2002（1）：68-70，85.

[9]潘景良.程控任意波形功率驅動電源的研制[D].南京：南京理工大學，2004.

[10]李江南.基于 DDS的任意波形發(fā)生器的研究[J].海軍航空工程學院學報，2005，20（2）:275-277.

[11]戴泰初，闕沛文.基于 FPGA的數字邏輯器件開發(fā)及優(yōu)化設計[J].微電子學，2002，32（5）:397-400.

[12]潘宗樹.基于NiosⅡ的SOPC系統設計與研究[J].武漢：武漢科技大學，2007.

[13]鐘順洪.開關功率放大器的一種新型控制方法[D].重慶：重慶大學，2005.

[14]白居憲著.直接數字頻率合成[M].西安：西安交通大學出版社，2007.

[15]Analog Devices In.On line semiliar on DDS and PLL[M]. Analog Devices Inc，2005.

[16]Chimakurthy L S J，Ghosh M，Dai F F，et al.A novel DDS using nonlinear ROM addressing with improved compression ratio and quantization noise [J].IEEE Transactions on Ultrasonics，Ferroelectrics，and Frequency Control，2006，53（2）:104-108.

Design and implementation of programmable three-phase power signal source based on FPGA

ZHANG Yu1，DU Min2，SUN Cun-qiang3
（1.State Grid of China Technology College，Jinan 250002，China；2.Integrated Electronic Limited by Share Ltd Shenzhen Research and Development Center，Shenzhen 518000，China；3.Shandong New Beiyang Information Technology Co.，Ltd.，Weihai 250100，China）

Programable three-phase power source is used in the detection of three-phase power meter，three-phase watt-hour meter，etc instead of troditional dlectic magenatic equpiment.programmable three-phase power source based on the FPGA using direct digital synthesis（DDS）has realized the generation of signal source，and through the power amplification circuit for FPGA signal power amplifier.The powerful function of FPGA，you can easily adjust the frequency，phase and amplitude of the output signal.In this paper，from the aspects of hardware and software architecture of scheme are expounded.The feasibility of the scheme is verified by experiment.

three-phase；power source；FPGA；NCOS

TN99

A

1674－6236（2016）24-0091-04

2015-12-27 稿件編號：201512270

張 羽（1964—），男，山東濟南人，高級工程師。研究方向：電能計量，電力測試。