大容量同步雙端口SRAM的仿真方法

（中國電子科技集團公司第58研究所，江蘇無錫214072）

大容量同步雙端口SRAM的仿真方法

周云波，李曉容

（中國電子科技集團公司第58研究所，江蘇無錫214072）

根據大容量同步雙端口SRAM（靜態隨機存儲器）功能多、時序嚴格、存儲單元數目巨大的特點，提出了一套用于功能復雜的大容量SRAM仿真驗證的激勵生成和后仿真驗證方法。該方法不僅克服了Hsim仿真激勵文件編寫耗時、不易修改的缺點，而且解決了大容量雙端口SRAM后仿真速度緩慢、占用大量硬件資源的問題，在很大程度上縮短了設計周期，保證了投片成功。芯片采用中芯國際0.13 μm CMOS工藝流片，實測結果驗證了該仿真方法是準確有效的。

雙端口同步SRAM；激勵文件；層次化；關鍵路徑

1 引言

隨著集成電路加工工藝越來越先進，與之密切相關的SRAM（靜態隨機存儲器）也得到了迅速的發展。存儲容量越來越大，工作頻率越來越高，實現的功能越來越多，體系結構也越來越復雜，更新換代的速度更是越來越快[1]。為了保證生產流片的成功率、縮短上市時間，就需要對仿真驗證的覆蓋率和速度提出更高的要求。目前，在同步雙端口SRAM設計中，驗證工作已經占據總體工作量的50%以上，而且隨著器件規模的增大和功能的增多，其驗證的復雜度就越高，耗時也越長。在這種情況下，如何在保證驗證覆蓋率的前提下提高驗證速度，就成為縮短研發周期的關鍵，也成為了設計開發的難點。目前，在同步雙端口SRAM的仿真驗證過程中，所面臨的問題主要表現在以下兩點。……