無線定位系統(tǒng)中自動增益控制電路的設(shè)計(jì)與研究

周永強(qiáng)

摘 要： 針對衛(wèi)星無線定位系統(tǒng)，其民用需求加大，促使商業(yè)上對更為廉價、更低功耗的射頻收發(fā)前端技術(shù)進(jìn)行研究和探索。設(shè)計(jì)實(shí)現(xiàn)了一款用于無線定位系統(tǒng)的數(shù)字可編程增益控制系統(tǒng)，可用于IMT?Advanced新一代4G無線通信網(wǎng)絡(luò)中。對模擬控制和數(shù)字可編程兩種模式進(jìn)行了系統(tǒng)上的分析，針對系統(tǒng)建立數(shù)學(xué)模型，進(jìn)行了可行性研究。在設(shè)計(jì)該芯片的同時，對具體模塊的不同實(shí)現(xiàn)形式進(jìn)行了闡述，并提出了可優(yōu)化的結(jié)構(gòu)。

關(guān)鍵詞： RFIC； CMOS； PGA； 數(shù)字自動增益控制； 帶隙基準(zhǔn)電壓源

中圖分類號： TN710?34； TM417 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2016）23?0157?04

Design and research on automatic gain control circuit in wireless positioning system

ZHOU Yongqiang

（Sichuan Technology and Business University， Chengdu 611745， China）

Abstract： Since the civilian requirement of satellite wireless positioning system is increased， the cheaper and lower?power consumption RF receiving front?end technology is studied and explored for business. A digital programmable gain control system used for wireless positioning system was designed and implemented， which can be applied to the emerging IMT?Advanced new generation 4G wireless communication network. The analog control mode and digital programmable mode are analyzed systematically. The mathematical model of the system was established to study the feasibility. The different realization forms of the speci?fic module are described while designing the chip， and the optimizable structures are proposed.

Keywords： RFIC； CMOS； PGA； digital automatic gain control； bandgap reference voltage source

0 引 言

隨著CMOS工藝的發(fā)展，數(shù)字電路在晶體管柵寬降低中受益最大，能夠?qū)崿F(xiàn)廉價的、大數(shù)量和快速的設(shè)計(jì)和實(shí)現(xiàn)。所以射頻收發(fā)機(jī)中，可以考慮采用接收信號強(qiáng)度檢測器對接收信號強(qiáng)度進(jìn)行檢測，采用限幅放大器附加全波檢流器、低通濾波器實(shí)現(xiàn)，能夠?qū)崿F(xiàn)大動態(tài)范圍內(nèi)的信號強(qiáng)度檢測[1]。通過接收信號強(qiáng)度檢測器檢測得到的信號傳給數(shù)字信號處理模塊進(jìn)行分析。根據(jù)輸入電壓值，反饋數(shù)字信號給射頻端和中頻端的放大器模塊，從而達(dá)到控制增益的目的。隨著數(shù)字電路處理速度的提高，該模式下能夠快速地控制增益，而且不構(gòu)成模擬反饋環(huán)路，系統(tǒng)穩(wěn)定性也極佳[2]。

本文主要對射頻接收機(jī)前端中頻部分的自動增益控制模塊進(jìn)行研究。通過對該模塊國內(nèi)外已有的研究成果進(jìn)行總結(jié)，分析了多種實(shí)現(xiàn)該功能的方法。最后，設(shè)計(jì)了一種能夠集成接收信號強(qiáng)度檢測功能的數(shù)字可編程增益控制模塊。信號強(qiáng)度檢測器檢測輸入信號的電壓強(qiáng)度，將得到的參考電壓反饋給片外的數(shù)字信號處理器，再利用數(shù)字信號控制整個放大器的增益。該控制模式下，能夠?qū)崿F(xiàn)大范圍的信號強(qiáng)度檢測和增益控制。

1 數(shù)字可編程自動增益控制系統(tǒng)設(shè)計(jì)

1.1 閉合環(huán)路系統(tǒng)建模

自動增益控制系統(tǒng)可以采用閉環(huán)或開環(huán)的模式控制。采用閉環(huán)模式時，無需額外的控制增益信號，對外圍電路的需求少并且精度較好。但是系統(tǒng)的設(shè)計(jì)中要充分考慮到穩(wěn)定性的問題，應(yīng)確保在大增益下不會產(chǎn)生振蕩，并且能檢測到的最小信號強(qiáng)度有限。與之相對，開環(huán)系統(tǒng)能夠在提供大增益、大帶寬的前提下保證有較好的穩(wěn)定性。但是，開環(huán)系統(tǒng)的增益控制精度往往弱于閉環(huán)系統(tǒng)。此次設(shè)計(jì)中，采用數(shù)字增益控制系統(tǒng)為開環(huán)增益控制系統(tǒng)。可以考慮內(nèi)部集成信號強(qiáng)度檢測電路和模數(shù)轉(zhuǎn)換電路實(shí)現(xiàn)內(nèi)部控制增益。數(shù)字自動增益控制系統(tǒng)采用接收信號強(qiáng)度檢測器對接收信號進(jìn)行檢測。并將對應(yīng)的直流信號反饋給片外的數(shù)字信號處理芯片進(jìn)行進(jìn)一步處理，這是一種開環(huán)設(shè)計(jì)。圖1為數(shù)字信號處理芯片對接收信號強(qiáng)度檢測得到的直流信號進(jìn)行處理的流程圖。

由于RSSI信號隨著工藝角和溫度的不同有一定的變化。可以考慮在使用前采用數(shù)字校準(zhǔn)。初始化時，在兩個或多個時鐘周期內(nèi)輸入最大功率信號-50 dBm和0 dBm，依照下式得到其對應(yīng)的最大和最小RSSI輸出直流電平值。

[Vn=Vmax-（n-1）Vmax-VminNtot-1] （1）

當(dāng)接收信號輸入時，在時鐘周期內(nèi)，可以檢測得到直流電平[V。]按照圖1所示的邏輯對信號強(qiáng)度進(jìn)行判斷。然后根據(jù)初始化時已經(jīng)儲存好的邏輯查表，將控制增益的信號反饋給數(shù)字增益放大器，達(dá)到增益控制的目的。

如果需要采用內(nèi)部控制模式實(shí)現(xiàn)增益的自動調(diào)節(jié)，可以考慮下面列舉的數(shù)模混合電路模式實(shí)現(xiàn)。該電路實(shí)現(xiàn)了類似于模數(shù)轉(zhuǎn)化器的功能。

1.2 放大器設(shè)計(jì)

在數(shù)字控制系統(tǒng)中設(shè)計(jì)了兩種固定增益放大器：一種采用MOS管比值對信號進(jìn)行放大；另一種采用電阻比值控制放大器增益。

第一種利用NMOS作為跨導(dǎo)將輸入電壓轉(zhuǎn)換成電流，同時利用二極管連接形式的NMOS管作為負(fù)載管提供負(fù)載電阻。通過頂端的PMOS電流鏡實(shí)現(xiàn)跨導(dǎo)管和負(fù)載管上分布近似相等的電流。利用長溝道模型可以分析得出：

[Av=gminputgmload=（WL）iIinput（WL）lIinput] （2）

長溝道模型認(rèn)為晶體管的I?V曲線按照平方率規(guī)律，然而在亞微米工藝中，長溝道器件不再表現(xiàn)為理想的平方率器件。如果是理想的平方率器件，對DSI二次求導(dǎo)應(yīng)該為常數(shù)。然而，gm的導(dǎo)數(shù)僅僅在一個小的區(qū)域內(nèi)顯示為常數(shù)。如果變大，gm由常數(shù)下降，這是由于高電場引起的，例如遷移率衰減和速度飽和。因此，為獲得長溝道模型分析下的性能，深亞微米半導(dǎo)體工藝中需在合適范圍內(nèi)選擇正確的過驅(qū)動電壓。這點(diǎn)對以上這一模塊的設(shè)計(jì)是十分重要的。

第二種設(shè)計(jì)的固定增益放大器利用電阻比值來獲得精確增益。在集成電路設(shè)計(jì)中，電阻的絕對值在不同工藝下變化較大（誤差10%～25%），但是不同電阻間的比值在很好的版圖布局下能夠做到比較精確（誤差<0.1%）。所以能夠利用電阻的比值充當(dāng)增益值。輸入端采用源級跟隨器的結(jié)構(gòu)，將輸入信號引入，加到電阻上。差分信號在電阻轉(zhuǎn)換成電流，起到了跨導(dǎo)的作用。輸入端采用Cascode型的PMOS管充當(dāng)電流源，而輸入共源級也采用NMOS管充當(dāng)供給電流源。電阻需要的電流理論上完全由這兩對MOS管提供。當(dāng)電壓轉(zhuǎn)換成電流后，通過電流鏡進(jìn)一步放大，最后在負(fù)載電阻上轉(zhuǎn)換成電壓的形式輸出。理論上，該電路中得到的增益值為：

[Av=KRLOADRgm] （3）

式中：[K]為電流鏡提供的增益；[Rgm]為充當(dāng)跨導(dǎo)的阻抗；[RLOAD]為負(fù)載電阻。電路中沒有引入共模反饋電路，完全利用兩電阻的中點(diǎn)近似的共模電壓對電路進(jìn)行偏置。由于放大器的增益主要和電阻比值、電流鏡像有關(guān)系，能夠?qū)崿F(xiàn)較好的線性度。前端輸入管起到緩沖器的作用。當(dāng)共模偏置電壓有較大變化時，對放大器增益影響也很小。

1.3 數(shù)字控制模塊設(shè)計(jì)

可編程增益放大電路系統(tǒng)采用多比特?cái)?shù)字信號來控制增益。同時，為了減少對片外電路的影響，可以考慮利用串型信號來控制多比特電路。這需要針對該電路設(shè)計(jì)相對應(yīng)的數(shù)字電路模塊。數(shù)字模塊采用3線，串聯(lián)信號控制系統(tǒng)增益的模式。CLK為時鐘信號，當(dāng)其處在上升沿時觸發(fā)電路；LCH為控制信號，高電平時系統(tǒng)不做出反應(yīng)，下降為低電平時，隨著時鐘上升沿跳躍而向電路寄存器中讀入SDI/SDO，即串聯(lián)輸入/輸出信號。數(shù)字模塊能夠向整個系統(tǒng)中讀入增益，同時也能夠讀出系統(tǒng)目前的增益大小。

增益寫入模式中，CLK為時鐘信號，LCH為鎖存器信號，SDI為輸入的控制信號，WR=1指示現(xiàn)在需寫入數(shù)據(jù)，AD1AD2=00為有效地址，后幾位為輸入的控制字，控制數(shù)字模塊增益。

增益讀取模式中，CLK為時鐘信號，LCH為鎖存器信號，SDI為輸入的控制信號，SDO為輸出的控制信號，WR=1指示現(xiàn)在需寫入數(shù)據(jù)，AD1AD2=00時為有效地址，后幾位為輸入的控制字，控制數(shù)字模塊增益。利用Verilog HDL編寫數(shù)字模塊程序，分析多個模塊實(shí)現(xiàn)。digital.v對系統(tǒng)進(jìn)行總體控制；s2p.v將串聯(lián)信號轉(zhuǎn)成并聯(lián)信號；encod.v將得到的并聯(lián)信號的前三位進(jìn)行解碼，確定讀寫操作和針對的地址；rpga.v將pga中的數(shù)據(jù)讀出；wpga.v將接收到的數(shù)據(jù)寫入pga。

2 帶隙基準(zhǔn)電壓源設(shè)計(jì)與實(shí)現(xiàn)

2.1 帶隙基準(zhǔn)電壓源原理

帶隙基準(zhǔn)電壓源的設(shè)計(jì)是利用雙極型晶體管基極和發(fā)射極電壓[VBE]變化具有的負(fù)溫度系數(shù)，以及不同偏置電流下的兩個雙極型晶體管的電壓差具有的正溫度系數(shù)。兩電壓線性疊加可獲得低溫度系數(shù)的基準(zhǔn)電壓源[VBE。]這樣就能夠提供一個與電源、工藝和溫度特性基本無關(guān)的直流電壓。基準(zhǔn)電壓的產(chǎn)生中除了要避免電源、工藝和溫度的不確定性外，還需要考慮輸出的噪聲、輸出阻抗和功耗。雙極型晶體管的輸出電流和基級?發(fā)射級間電壓的指數(shù)關(guān)系：

[Ic=Isexp（VBEVT）] （4）

通過兩個相同偏置電流，并聯(lián)晶體管數(shù)目比值為[1∶n，]的兩個雙極型晶體管間基極?發(fā)射極電勢差顯示出正的溫度特性：

[ΔVBE=VBE1-VBE2=VTlnn] （5）

如果取兩個電壓之和，就有可能得到一定范圍溫度內(nèi)與溫度基本無關(guān)的基準(zhǔn)電壓。PMOS管構(gòu)成電流鏡，保證每條支路中的電流一致。高增益的運(yùn)算放大器保證兩個輸入端的電壓一致。通過推導(dǎo)，可以得到輸出參考電壓為：

[Vref=R3R1R1VTlnnR2+VBE1≈R3R1×1.12] （6）

在CMOS工藝中，電阻的比值能夠做到較為準(zhǔn)確。合理的配置電阻阻值的比例和雙極型晶體管的面積，可以實(shí)現(xiàn)正負(fù)溫度系數(shù)的抵消。在得到基準(zhǔn)電壓的同時，在每條支路上已經(jīng)提供了一個與溫度無關(guān)的電流，不過此時的電流值由于電阻的絕對值在不同工藝下的變化而產(chǎn)生了偏差，電路設(shè)計(jì)時，需要將該偏差進(jìn)行充分考慮。再加上R?2R電流分配網(wǎng)絡(luò)，可以由同一個帶隙基準(zhǔn)電壓源提供不同的數(shù)量級，與溫度、供給電壓基本無關(guān)的電流。

2.2 核心模塊設(shè)計(jì)

首先，需要確定兩個CMOS工藝上寄生雙極性晶體管取值，根據(jù)其比值和最終需要的輸出電壓來確定電阻的取值。

其次，是模塊中運(yùn)算放大器的設(shè)計(jì)。放大器的性能指標(biāo)很重要，由于運(yùn)放在此處為誤差放大器，起到負(fù)反饋的作用。從精度上考慮，應(yīng)當(dāng)采用大增益的運(yùn)放；但是從穩(wěn)定性上考慮，應(yīng)當(dāng)采用的運(yùn)放增益需要小。考慮到能采用CMOS 3.3 V的工藝，可以獲得足夠的電源電壓，所以采用折疊型放大器，單級放大，充當(dāng)帶隙基準(zhǔn)電壓源中的放大器。這樣在獲得足夠增益的同時，也能夠得到較好的相位裕度，即系統(tǒng)穩(wěn)定性較好。

最后，應(yīng)該對電路設(shè)計(jì)開啟模塊。以保證在突然加電時，整個電路能夠順利的開啟而不是陷入零狀態(tài)。電路開啟的目的是在電路中引入額外的激勵。對開啟電路進(jìn)行分析可以得出，電路需要開啟時，M2的柵壓為低電位，關(guān)閉。M1的柵壓為低電位，開啟。從而在M3的柵上形成高電位，而電路未開啟時，M3的漏端也為高電位，從而M3中流過電流，此電流流入放大器中，通過放大器中的電流鏡開啟整個電路。

電路開啟后，M2上的柵電壓拉高，導(dǎo)通。由于M1的寬長遠(yuǎn)小于M2的寬長比。當(dāng)電路維持穩(wěn)定時M2的漏源電壓特別小，使得M3截止。而且同時M1和M2組成的支路消耗的電流也特別小。這樣就實(shí)現(xiàn)了對電路進(jìn)行開啟后對其他核心電路沒有影響的目的。

3 仿真和測試結(jié)果以及數(shù)據(jù)分析

此次設(shè)計(jì)的數(shù)字可編程增益控制模塊，采用中芯國際0.18 μm混合信號CMOS工藝實(shí)現(xiàn)。核心模塊的版圖面積為170 μm×91.6 μm，含有帶隙基準(zhǔn)電壓源后，面積為223.6 μm×270 μm，最終測試用的芯片面積為1 140 μm×838 μm。由于帶隙基準(zhǔn)電壓源在整個射頻接收發(fā)端芯片中，為公用模塊，無需單獨(dú)設(shè)計(jì)。核心模塊實(shí)際占用芯片面積較小。采用將芯片焊接到PCB版上進(jìn)行測試。

線性度是系統(tǒng)設(shè)計(jì)中考慮的另外一個要點(diǎn)，可以通過1 dB交調(diào)點(diǎn)和三階互調(diào)節(jié)點(diǎn)描述，反映了系統(tǒng)能夠承受的、較小失真的最大輸入和輸出電平。系統(tǒng)線性度仿真如圖2所示。

在整個增益控制系統(tǒng)中，除了中頻放大模塊外，還外加集成了接收信號強(qiáng)度檢測模塊，其和片外低通濾波器一起，反饋電壓信號給數(shù)字信號處理器進(jìn)而對接收到的信號強(qiáng)度進(jìn)行指示。接收信號強(qiáng)度指示曲線如圖3所示，可以看出在較大的范圍內(nèi)（>50 dB），能夠線性地對接收到的信號進(jìn)行檢測，滿足此次設(shè)計(jì)的要求。

此次帶隙基準(zhǔn)電壓源設(shè)計(jì)中，采用中芯國際0.18 μm混合信號全CMOS工藝中的3.3 V柵級厚柵晶體管進(jìn)行設(shè)計(jì)。對帶隙基準(zhǔn)電壓源進(jìn)行電路圖設(shè)計(jì)、前仿真、繪制版圖進(jìn)行后期仿真。將該模塊集成到整個芯片當(dāng)中，最后進(jìn)行了測試。首先對電路進(jìn)行直流仿真，從0～5 V間變化電源電壓。電源電壓在2.2～4.8 V間變化時，帶隙基準(zhǔn)電壓源都能夠得到較為穩(wěn)定的輸出電壓，如圖4所示。

為了確保電路能夠開啟，同時具有較好的穩(wěn)定性，對其進(jìn)行瞬態(tài)仿真。當(dāng)加載的電源電壓在10 μs處，0.1 μs時間內(nèi)從0階躍到3 V。可以看出輸出電壓能夠快速開啟，并實(shí)現(xiàn)準(zhǔn)確的電壓輸出。對流片后得到的實(shí)際芯片進(jìn)行測試，得到實(shí)測結(jié)果，如圖5所示。發(fā)現(xiàn)當(dāng)電源電壓大于1.8 V時，能夠提供0.79 V的輸出偏壓，與理論上仿真的0.801 V較為接近，滿足需求。

同時，將芯片放入恒溫箱，保持電源電壓3 V不變。在變化溫度的情況下，對輸出電壓值進(jìn)行測量。所得結(jié)果如圖6所示。可以發(fā)現(xiàn)，27～100 ℃之間，電壓變化12 mV，與仿真結(jié)果相比差距較大。經(jīng)過分析，認(rèn)為是由于電路中電阻面積太小，所以精度不夠，或者是由于工藝生產(chǎn)中寄生二極管不夠準(zhǔn)確所導(dǎo)致。

4 結(jié) 論

本文通過對CMOS工藝自動增益控制系統(tǒng)進(jìn)行設(shè)計(jì)，歸納總結(jié)了相關(guān)的國內(nèi)外在該領(lǐng)域上的進(jìn)展和設(shè)計(jì)此系統(tǒng)的方法，并提出了自己的見解。從研究自動增益控制系統(tǒng)的拓?fù)浣Y(jié)構(gòu)入手，理論上分析并提出了設(shè)計(jì)中的數(shù)學(xué)模型。在通過可行性研究的基礎(chǔ)上，對該系統(tǒng)進(jìn)行設(shè)計(jì)。采用數(shù)字增益控制系統(tǒng)，并且集成了接收信號強(qiáng)度檢測模塊和帶隙基準(zhǔn)電壓源偏置模塊，獲得了高度的集成性。

在具體模塊設(shè)計(jì)上，對多種結(jié)構(gòu)進(jìn)行分析，提出針對不同應(yīng)用領(lǐng)域，考慮到具體指標(biāo)的折中，進(jìn)行了針對性的設(shè)計(jì)。在構(gòu)建電路模型、仿真的基礎(chǔ)上，進(jìn)行了版圖繪制、仿真、流片，并且對其中的帶隙基準(zhǔn)電壓源模塊進(jìn)行了實(shí)際測試，得到的結(jié)果基本和仿真結(jié)果吻合。

參考文獻(xiàn)

[1] 呂偉，朱建軍.北斗衛(wèi)星導(dǎo)航系統(tǒng)發(fā)展綜述[J].地礦測繪，2007，23（3）：29?32.

[2] 柳良，陳涇浦.數(shù)字自動增益控制和模數(shù)轉(zhuǎn)換數(shù)值抖動研究[J].現(xiàn)代電子技術(shù)，2013，36（15）：119?122.

[3] KADOYAMA T， SUZUKI N， SASHO N， et al. A complete single?chip GPS receiver with 1.6?V 24?mW radio in 0.18 μm CMOS [J]. IEEE journal of solid?state circuits， 2003， 103（4）： 135?138.

[4] DUONG Q H， LE Q， KIM C W， et al. A 95?dB linear low?power variable gain amplifier [J]. IEEE transactions on circuits and systems I， 2006， 53（8）： 1648?1657.

[5] KIM T W， KIM B. A 78?dB gain range low power CMOS RF digitally programmable gain amplifier for mobile terrestrial D?TV tuner IC [J]. IEEE microwave and wireless components letters， 2006， 16（4）： 185?187.

[6] KIM T W， KIM B. A 13?dB IIP3 improved low?power CMOS RF programmable gain amplifier using differential circuit transconductance linearization for various terrestrial mobile D?TV applications [J]. IEEE journal of solid?state circuits， 2006， 41（4）： 945?953.

[7] TSOU S C. A low?power CMOS linear in decibel variable gain amplifier with programmable bandwidth and stable group delay [J]. IEEE transactions on circuits and systems， 2006， 53（12）： 1436?1440.

[8] CEEKALA V G， LEWICKI L D， WIESER J B， et al. A method for reducing the effects of random mismatches in CMOS bandgap references [C]// Proceedings of 2002 IEEE International Solid?State Circuits Conference. San Francisco： IEEE， 2002： 392?393.