基于FPGA的雙極化信號的采集板設計

朱海平++任坤

摘 要：為了測量雙極化天線隔離度，使用通用設備進行了雙極化信號的接收場強測試，而這套設備昂貴，測試較為復雜，因此提出了一套較簡潔的方案。該方案采用一套系統整體硬件設計方案和可編程門陣列（FPGA）軟件設計方案。采用雙極化天線作為接收天線，經模擬接收機轉換為中頻信號，送至雙極化信號采集板，由FPGA接收AD采樣的數據進行處理并且保存至SDRAM，信號采集板主要設計信號調衰減電路，高速AD9226電路，電源電路等。由于方案體積小，成本低廉，測試精確，因此有研究的必要性。

關鍵詞：雙極化天線；Altium Designer；信號采集；FPGA

中圖分類號：TP274+.2 文獻標識碼：A 文章編號：2095-1302（2016）11-00-03

0 引 言

隨著科學技術的飛速發展，天線的應用越來越廣泛，因此在電子測量、雷達等領域對數據采集、傳輸速率要求的提高利于高速信號處理技術的快速發展。隨著各方面要求的提高，測試系統不僅要完成對整個系統的控制，還要對各分系統進行檢測、分析。

傳統的信號采集板卡一般使用微控制器控制ADC，然而微控制器的時鐘頻率低且通過軟件編程進行數據采集，難以實現高速、高性能的雙通道數據采集。因此本文提出一套針對雙極化天線接收雙極化信號的硬件電路設計方案[1]，并完成系統調試與性能測試，證實其穩定可靠，完全滿足設計要求。本文主要從雙極化信號采集板的硬件電路設計以及FPGA的軟件設計方案方面來實現雙極化信號采集板的設計與測試驗證。

1 雙極化信號采集板系統結構

該方案主要由雙極化天線接收243 MHz和406 MHz信號，通過模擬接收機得到中頻信號，AD采集板對中頻信號進行采集，最后經FPGA處理。由于雙極化信號有水平極化和垂直極化之分，故采用雙通道采樣電路。ADC的性能指標[2]必須滿足設計要求，因此選用AD9226高速A/D芯片。該芯片理論上最高采樣率可達65 MSPS，采用12位雙通道高速采集端。雙極化采樣電路主要硬件設計如圖1所示。

2 關鍵硬件模塊設計

2.1 信號衰減電路

衰減電路的作用是將輸入電壓的范圍（-5 V+5 V）變換到（1 V3 V）。電路采用145 MHz的運算放大器AD8065，其性能優越，且AD8065電源電壓的范圍較寬，在5 V24 V之間，它的帶寬為145 MHz，可以只用一個電源供電。由于AD8065具有0.02%的差分增益和0.02度的相位誤差等優勢，因此AD8065是該電路的最佳選擇。該電路首先通過兩級TL072構成的電壓跟隨器和由AD8065構成的減法運算電路[3]。在電路中，D4、D5起輸入電壓保護作用，由AD8065構成的減法運算電路的+IN接的下拉電阻R30為2 kΩ，輸入電阻R6為18 kΩ，-IN接的輸入電阻R18為2 kΩ，反饋電阻R17為

2 kΩ。V6B為兩級電壓跟隨器的最后輸出，衰減電路需滿足公式（2）。AD8065構成的衰減電路如圖2所示。

（1）

計算可得：

（2）

2.2 采樣電路方案

在A/D轉換器中，因為輸入的模擬信號在時間上是連續的，而輸出的數字信號是離散的，所以轉換只能在一系列選定的瞬間對輸入的模擬信號取樣，然后再將這些取樣值轉換成輸出的數字量[4]。我們選擇的AD芯片是AD9226，在AD9226中，VREF是基準電壓輸出端口，可提供1 V和 2 V兩種基準電壓，通過SENSE來選擇，當SENSE與GND連接時，提供2 V基準電壓；當SENSE與VREF連接時，提供 1 V基準電壓。我們選擇提供2 V基準電壓的連接方式。在電路中利用該2 V基準電壓來設計衰減電路，當AD9226配置為單端輸入時，此時的輸入電壓為（+1 V～+3 V），在此模式下，VREF的基準電壓為2 V。AD9226的配置電路如圖3所示。

2.3 電源電路

由于該電路板需要3.3 V電源以及-5 V電源，3.3 V電源可以采用5 V電源通過AMS1117獲得，由于AMS1117[5]是一個正向低壓降穩壓器，在1 A電流下壓降為1.2 V， AMS1117內部集成過熱保護和限流電路，是電池供電和便攜式計算機供電的最佳選擇。-5 V通過MC34063A組成電壓反向電路獲得。該器件包含了DC/DC變換器所需要的主要功能的單片控制電路且價格便宜，它由具有溫度自動補償功能的基準電壓發生器、比較器、占空比可控的振蕩器、R-S觸發器和大電流輸出開關電路等組成。因此，該電源電路采用該芯片作為電源電路的設計方案。電源電路如圖4所示。

2.4 PCB電路圖布局

一塊好性能的PCB[6]離不開優秀的布局，在PCB設計中，只有先做好布局工作，才能完成后面的PCB布線工作。在PCB布局時，遵守以功能電路的核心組件為中心，保證零部件離電路板邊緣的距離不小于2 mm等規范。雙極化信號采集板PCB圖如圖5所示。

3 FPGA軟件設計

可編程邏輯器件FPGA為Altera公司的Cyclone iV E系列EP4CE40F23C8N型號的FPGA，其核心工作電壓為1.2 V，邏輯單元39 600個，可自定義I/O端口多達329個，記憶單元1 161 216個，鎖相環4個，全局時鐘20個。FPGA設計的軟件模塊如圖6所示。

USB

FPGA內部功能模塊主要包括時鐘模塊、AD控制模塊、數字濾波器模塊、FIFO數據緩沖模塊、數據處理模塊等。時鐘模塊由FPGA的ip核pll模塊產生時鐘，AD控制模塊得到時鐘，將雙極化天線的水平信號和垂直信號進行采樣。最后通過nios配置的JTAG模塊[7]下載至開發板，進行在線邏輯分析。

4 測試結果

由于測試條件有限，采用實驗室的信號發生器產生正弦信號進行測試，該儀器產生兩個信號，頻率為456 kHz，通過AD采集板采集后送至FPGA開發板，將控制程序通過JTAG下載至開發板經在線邏輯分析儀可得結果。測試圖如圖7所示。

5 結 語

通過圖7可以得到，雙極化信號首先通過信號發生器模擬產生正弦數據，數據通過AD采集板采集后傳入FPGA，經FPGA主控板控制，用在線邏輯分析儀得到的數據如信號發生器所得數據。該結果說明該雙通道的采集板具有良好的采集功能。

參考文獻

[1] 葉云裳.雙極化天線的設計和測量考慮[J].中國空間科學技術，1985（2）：9-17.

[2]胡東方.多通道高速信號采集與傳輸技術的研究與應用[D].北京：北京理工大學，2015.

[3]華成英.模擬電子技術基礎（第4版）[M].北京：高等教育出版社，2006：330-338.

[4]閻石.數字電子技術基礎[M].北京：高等教育出版社，2006：524-548.

[5]王帥.基于FPGA的數據采集模塊設計[D].貴州：貴州大學，2015.

[6]韓國棟，趙月飛，婁建安，等.Altium Designer Winter 09 電路設計入門與提高[M].北京：化學工業出版社，2010：203-235.

[7]周立功.SOPC嵌入式系統基礎教程[M].北京：北京航空航天大學出版社，2006：73-134.