裝備電子設備邊界掃描系列標準及測試性設計技術研究

劉萌萌,蘇 峰,宋成軍

(中國航空綜合技術研究所 質量工程中心，北京 100028)

裝備電子設備邊界掃描系列標準及測試性設計技術研究

劉萌萌,蘇 峰,宋成軍

(中國航空綜合技術研究所 質量工程中心，北京 100028)

隨著新一代電子產品的復雜化和密集程度的不斷提高，電路和系統的可測試性急劇下降，傳統測試技術已經不能滿足需要;針對我國軍用電子設備的測試及診斷工作需求，通過對IEEE1149系列邊界掃描測試標準進行了研究分析，分析各標準的特征范圍、適用對象、各標準相互關系，可以分析梳理IEEE1149標準在我國軍用電子設備測試性設計中的可行性和適用性，探索得到將邊界掃描技術在測試性設計上的應用思路;將邊界掃描技術應用于電子設備不同范圍的測試設計，能有效地解決傳統測試性設計的問題，能夠提升診斷能力，縮減產品生產周期及研制費用。

測試；邊界掃描；測試性設計；標準；數模混合電路

0 引言

電子系統和設備的保障性能是影響各武器裝備作戰效能的關鍵因素，并且隨著新一代武器裝備的日益復雜化，新型裝備在研制過程中必須更多地考慮到將來測試維護的要求。而當前，隨著半導體工藝的持續進步，元器件朝著小型化、表面貼裝(surface mounted technology，SMT)等特征發展，超大規模集成電路得到了大量的使用，這使得武器裝備電子設備具有很高的集成度和數字化程度。該特點使得印制電路板上的芯片管腳越來越密集，管腳距離越來越小，有的甚至完全成為隱性的不可達節點，降低了電路節點的物理可訪問性，電路和系統的可測試性急劇下降，傳統的測試技術已經遠遠不能滿足需要，這給裝備電子設備的故障診斷和測試提出了嚴峻的挑戰。針對上述問題，JTAG(joint test action group，聯合測試工作組)組織提出了邊界掃描測試技術，其通過存在于器件輸入輸出管腳與內核電路之間的邊界掃描單元(boundary scan cell，BSC)對器件及其外圍電路進行測試，即以“虛擬探針”代替物理探針進行測試和故障診斷。該技術可提高器件的可控性和可觀性，克服復雜集成電路測試的在物理訪問限制上的技術障礙，為芯片集成度提高帶來的測試難題提供有效且低成本的解決方法，有效解決傳統測試性設計的問題。

本文基于我國武器裝備診斷及測試需求，對IEEE1149系列標準進行研究分析，分析其在我國軍用電子設備測試性設計中的可行性和適用性，并形成一種從板級到系統級的數模混合電路測試性設計方法。

1 IEEE1149系列邊界掃描測試標準分析

隨著技術的不斷發展和應用，已形成IEEE1149系列邊界掃描測試標準包括：《IEEE1149.1-2001測試訪問端口與邊界掃描結構》標準、《IEEE1149.4-2010 混合信號測試總線》標準、《IEEE1149.5-1995模塊測試與維護總線(MTM總線)協議》標準、《IEEE1149.6-2003先進數字網絡的邊界掃描測試》標準、《IEEE1149.7-2009 緊湊型增強測試存取端口和邊界掃描結構》標準。不同標準有不同的適用范圍和目的，標準之間互相補充與兼容，共同為復雜集成電路的測試提供解決方案。

1.1 面向數字電路測試的IEEE 1149.1標準

IEEE1149.1全稱為IEEE 標準測試訪問端口與邊界掃描結構(IEEE Standard Test Access Port and Boundary-Scan Architecture)，也稱為JTAG標準，其是為數字集成電路和混合信號電路的數字信號部分定義的一組測試訪問端口與邊界掃描體系結構。是IEEE1149系列標準中最核心最基礎的標準。該標準可為高復雜性數字集成電路和高密度裝配的印制電路板的測試問題提供一套完整的、標準化的數字電路可測試性設計方法。

IEEE1149.1主要針對數字電路部分實現測試。其基本思想是在靠近集成電路(IC)的每一輸入/輸出(I/O)管腳處增加一個移位寄存器和鎖存器單元，即邊界掃描單元(Boundary Scan Cell， BSC)；以使IC邊界的信號完全可控、可觀測，實現對IC管腳狀態的串行設定和讀取，從而提供芯片級、電路板級乃至系統級的標準測試框架。IEEE 1149.1標準給出了一個邊界掃描測試的基本結構，如圖1。

在邊界掃描系列標準IEEE1149中，IEEE1149.1是第一個、也是最基礎最核心的標準，其對面向數字集成電路、及混合信號電路的數字部分的測試訪問端口與邊界掃描體系結構進行了定義，給出了邊界掃描測試的基本原理、技術、要素和典型實現思路。是在系統、板級及芯片級各層次研究和應用邊界掃描技術的基礎性標準。

IEEE1149.1是目前整個IEEE1149標準中最基礎、應用最廣，而且得到的支持也最完善的子標準。有多種專用芯片支持邊界掃描測試的實現，如TI公司研究生產了嵌入式測試控制器SN74LVT8980，以及能實現多鏈結構的掃描鏈連接器SN74ACT8997和SN74ACT8999等。同時主流芯片商的很多數字芯片系列中都有內置邊界掃描單元的類型，尤其在現今使用的大規模集成芯片，如：MCU、DSP、FPGA、CPLD等可編程器件，均插入了邊界掃描測試結構。另一方面，除了支持邊界掃描的芯片外，目前已有上百種邊界掃描測試工具用以支撐測試向量生成、測試向量加載、TAP控制器的在線編程等功能。

邊界掃描技術在支持產品測試方面，提供測試類型包含器件完備性測試、集成芯片間的互連測試、功能測試及采樣測試等。

1)器件完備性測試的應用對象是芯片的邊界掃描結構和電路板的邊界掃描通路，用于診斷芯片內部的掃描單元功能是否正常，即判斷芯片本身的好壞，不對產品功能進行診斷的作用。

2)器件間互連測試用于測試器件管腳狀態及器件間互連。在此方式中，引腳需要產生激勵，如果電路正在正常工作，則會破壞電路的工作時序，造成系統紊亂，故該診斷方式僅能在系統不在工作狀態時進行。可用于裝備產品任務執行前/后的機內診斷如加電BIT、維護BIT等；以及外部測試設備的設計。在此種診斷模式下，停止產品運行，強制進入診斷模式。

3)功能測試包括自測試、內測試和簇測試。自測試和內測試主要是為了檢查器件的片內邏輯是否正確。而簇測試針對的對象為非邊界掃描器件，通過使用具備邊界掃描機制的元器件為不具備該機制的元器件供給測試通路，實現測試。

4)采樣測試即基于邊界掃描的采樣工作方式對引腳狀態的實時讀取。該方式一般用于可用于對底層數據源的監控；以及支持在線BIT及其他類型BIT中數據監測與采集部分的設計實現，也可為外部測試設備的設計提供測試端口。

1.2 面向模擬及數模混合信號電路測試的IEEE 1149.4標準

隨著電子技術不斷發展，只含有數字電路的電子系統逐漸被淘汰，很多大型復雜的電子系統中包括了模擬電路和數字電路以及混合信號電子電路。而IEEE 1149.1標準只支持數字邊界掃描測試，不支持對模擬電路的測試。為解決這一難題，為擴展邊界掃描技術的應用范圍，IEEE標準化組織推出了IEEE1149.4標準(IEEE Standard for a Mixed-Signal Test Bus，混合信號測試總線標準)。它不僅兼容IEEE 1149.1標準，還擴展了模擬掃描測試資源，給模擬信號的測試提供虛擬測試接入，規范了模擬電路及混合信號電路的邊界掃描測試。

IEEE1149.4標準的基本思想是將模擬邊界模塊加入到電路中模擬信號的輸入輸出引腳和核心電路之間，在電路中形成一系列虛觸點，并在IEEE1149.1基礎之上增添了一些模擬測試結構、測試指令和特殊約定，來實現對模擬及數模混合電路的測試。它可以和IEEE1149.1兼容，也可以說它是1149.1的一個超集。IEEE1149.4標準測試結構如圖2所示。

圖2 IEEE 1149.4標準測試結構

IEEE1149.4的應用同樣要求被檢測芯片內部設計需要邊界掃描單元(BSC)，并且芯片構成掃描鏈。如果片內沒有內置BSC單元，則需要對被檢測芯片外擴邊界掃描單元來進行有效的診斷。1149.4不但支持模擬信號的測試，也支持原先數字信號的測試功能。

IEEE1149.4支持的模擬信號邊界掃描測試類型，主要包括簡單互連測試、擴展互連測試以及內部測試等。其中簡單互連及內部測試的基本目標都與1149.1類似。而其特有的擴展互連測試，也稱為參數測試，其主要針對印制電路上分立元件的參數和電路模擬特性進行的測試，即可以利用該測試功能，實現對模擬特性參數的測量。

由于模數混合電路比數字電路復雜很多，它的測試難度和復雜性以及不可預知性都是數字電路測試中所不存在的。所以IEEE1149.4與IEEE1149.1相比并沒有得到芯片設計者和制造廠商廣泛的接受。目前除了支持IEEE1149.1標準的各芯片外，支持IEEE1149.4的產品主要有National Semiconductor公司生產的STA400芯片。但隨著模數混合電路的復雜性、集成度的不斷提升，以及對電路可靠要求的不斷提高，應用數模混合邊界掃描技術可以大大提高電子產品的測試性，IEEE 1149.4還是具有研究前景和應用價值。

1.3 板級通訊協議IEEE 1149.5標準

IEEE1149.5全稱為模塊測試與維護總線協議(IEEE Standard for Module Test and Maintenance Bus Protocol)，其定義了模塊測試與維護總線(MTM 總線)。MTM 總線是用于電子設備的系統測試、診斷及維護的工業標準底板總線，其實質是將芯片及板級的邊界掃描測試擴展到系統級。通過MTM總線能用相對較少的測試費用完成元件級、板級、子系統和系統級的測試維護，快速定位故障，特別是現場的測試維護，實現了系統在測試和維護方面的智能化。該標準已轉化為國軍標——GJB 5440-2005。

該標準中規定的MTM 總線協議，確定了在MTM 總線上子系統測試控制模塊(MTM 總線主模塊)與其余模塊(MTM 總線從模塊)之間的通信方法。通過MTM 總線，可傳輸測試與維護命令及串行數據。MTM總線可以作為整個測試與維護接口體系結構的一部分，該體系結構中還可以包括其他的測試總線。

1.4 面向交流耦合信號的IEEE 1149.6標準

隨著千兆位通信協議使用的增多，以太網、同步光纖網絡、同步光學技術和無線帶寬等都廣泛應用到了交流耦合技術，而這類信號的測試傳統上需要在電路中設置預留測試點，使用高帶寬邏輯分析儀、示波器等儀器來實現測試，測試方式復雜且耗時。IEEE 1149.1標準可以很好地解決器件直流引腳的測試問題，但是對于電路中普遍應用的交流引腳卻是無能為力。同時，該類信號的故障類型(如差分管腳中正極管腳的開路、交流耦合結構中耦合電容的短路等)很多具有一定的隱蔽性，如不能及時做出診斷，勢必會引起安全隱患。

為解決對高速數字網絡中交流耦合差分信號的測試，IEEE推出了IEEE 1149.6標準。該標準兼容了IEEE 1149.1，對于已存在的邊界掃描測試工作影響較小，具有高可靠性、高故障覆蓋率和噪聲抑制能力強等特點。通過新增的測試結構、測試指令和交流測試說明，可以檢測交流耦合、差分信號傳輸路徑上的器件開路、短路等多種類型故障。

國外對于IEEE 1149.6標準研究較多，技術相對成熟。在該標準提出之后，很多器件廠商都設計了符合該標準的芯片，同時也涌現出較多測試工具，可為IEEE1149.6的應用實現和推廣提供支持，但目前國內對于該標準的研究與應用還相對較少。

1.5 面向多內核密集芯片/板級測試的IEEE 1149.7標準

IEEE 1149.7 (Reduced-Pin and Enhanced-Functionality Test Access Port and Boundary-Scan Architecture)是IEEE 1149系列標準的最新成員。其作為一種全新的雙引腳測試與調試接口標準。除了保持與IEEE 1149.1的兼容之外，還改進了調試功能，并大幅降低了測試與調試引腳數的要求，使設計人員能夠輕松測試并調試具有復雜數字電路、多CPU以及應用軟件的產品。具體來說，其特點主要體現為如下幾個方面。

1)相對于IEEE1149.1只有1個持續耗電狀態，IEEE1149.7提供4種啟用超低功耗裝置的可選取功耗模式，該特點使得IEEE1149.7標準在板級測試或大規模集成系統測試中能夠盡量減少對原系統的功耗需求。通過測試和調試需求設置功耗，既實現了對能源的節省，也降低了對原系統的干擾。

2)可于具有多個裝置的系統中迅速存取特定裝置。透過系統層級旁路執行，可大幅縮短掃描鏈，并直接改善效能。通過優化的掃描鏈設計，實現了對被測目標系統的快速定位和尋址，該特點可以應用于電子系統的故障診斷和定位，以及系統的自檢設計。

3)采用星型拓撲(star topology)，簡化裝置間的聯系，使得與被測系統的級聯和集成得以簡化，接口形式使用更靈活。

4)與IEEE1149.1所需的四引腳運行相比使用雙引腳運行。由于現今的大多數系統皆集成多個IC，并有嚴格的尺寸限制，因此減少接腳數及信號線有助于設計人員達到體積尺寸目標，并便于加入其它功能接腳并/或降低封裝成本。

這些特性使得IEEE1149.7標準在復雜處理器，多IP架構，低功耗測試，以及快速測試方面具備新的優勢。同時，該標準得到了多家半導體集成電路制造廠商的大力支持和應用，促進了該標準在集成電路/芯片設計行業的迅速的發展。這些特點和優勢使得該標準的應用越來越廣泛，并且逐漸成為當前邊界掃描技術發展的主流趨勢。

2 基于邊界掃描的混合電路系統級測試性設計技術

根據IEEE1149.1、IEEE1149.4及IEEE149.5(GJB 5440-2005)標準，可以給出一種基于邊界掃描的數模混合系統級電路的測試性設計方法。該方法的基本思路為：針對數模混合電路特點，配置邊界掃描單元，構建掃描鏈；并在此基礎上通過統一的邊界掃描TAP控制器和測試向量，實現對數字模擬混合電路的邊界掃描機內測試。其中，邊界掃描單元分別針對數字和模擬電路實現不同配置，并構成統一的掃描鏈。邊界掃描TAP控制器可根據設計需求，分為系統級和板級，系統和板級通過測試和維護總線(MTM總線)相連；板級TAP控制器構成板級掃描鏈的核心；板級測試向量是基于電路網表文件和邊界掃描鏈路上芯片的BSDL文件，通過軟件自動生成，并在主控制器設計時，部署于其中。

在工作時，主控制器將預置的各板級測試向量加載給系統級的TAP控制器，系統級TAP控制器通過MTM總線，將各測試向量下載給對應的板級TAP控制器，各板級TAP控制器分別執行各電路板的邊界掃描測試，并將測試結果上傳給系統級TAP控制器和主控制器，主控制器通過對測試結果的對比分析，識別并定位系統級和各板級電路的故障。

整體設計包含掃描鏈路模塊、邊界掃描控制器、主控制器、測試向量存儲器。下面給出基于邊界掃描的板級測試性設計框圖，如圖3。

圖3 基于邊界掃描的板級測試性設計框圖

1)掃描鏈路模塊：其作用是依照IEEE1149邊界掃描標準，將被測數模混合電路中待診斷芯片以串聯、并聯或串并聯混合的方式連接起來，掃描鏈路模塊包括：模擬邊界掃描單元、數字邊界掃描單元、掃描鏈。其中，模擬邊界掃描單元是針對被測數模混合電路中模擬電路配置的，通過掃描鏈與被測數模混合電路、邊界掃描控制器和數字邊界掃描單元連接，作用是基于邊界掃描控制器的控制，實現不同的開關配置，將符合IEEE1149標準的邊界掃描單元連接到被測數模混合電路的模擬電路部分的各待診斷芯片上；而數字邊界掃描單元是針對被測數模混合電路中數字電路部分配置的，通過掃描鏈與被測數模混合電路、邊界掃描控制器和模擬邊界掃描單元連接，作用是為各要求診斷的數字芯片配置符合IEEE1149標準的邊界掃描單元；連接各邊界掃描模塊的掃描鏈的作用是實現被測數模混合電路與模擬邊界掃描單元、數字邊界掃描單元的連接，邊界掃描控制器與模擬邊界掃描單元、數字邊界掃描單元的連接，以及模擬邊界掃描單元和數字邊界掃描單元之間的連接。

2)邊界掃描控制器：其與掃描鏈路模塊和主控制器連接，作用是將測試向量通過掃描鏈路模塊加載到各待診斷芯片中，并通過掃描鏈路模塊采集邊界掃描的測試返回值，發送給主控制器進行診斷。邊界掃描控制器由系統級邊界掃描控制器和板級邊界掃描控制器構成，其中，系統級邊界掃描控制器以MTM主控內核為核心，板級邊界掃描控制器以MTM從模塊內核和TAP控制器內核為核心，系統級邊界掃描控制器和板級邊界掃描控制器之間以MTM總線連接。

3)主控制器：其與邊界掃描控制器和測試向量存儲器連接，作用是調用測試向量存儲器中存儲的測試向量，加載給邊界掃描控制器，并接收邊界掃描控制器發送的邊界掃描測試返回值，執行故障診斷，生成診斷結果；

4)測試向量存儲器：測試向量存儲器與主控制器連接，作用是存儲測試向量，由主控制器調用；用于邊界掃描故障檢測的測試向量是根據被測數模混合電路的電路網表文件和各待診斷芯片的BSDL(Boundary-Scan Description Language，邊界掃描描述語言)文件生成的：依據電路網表文件以及待診斷芯片的BSDL文件，通過網表解析算法及BSDL解析算法，解析得到向量生成所需的中間數據包括各待診斷芯片的標識信息、引腳信息、以及各芯片之間存在的互連信息、邊界掃描指令和結構信息，并結合網表文件和BSDL文件，根據指定的掃描鏈首芯片，識別整體鏈路結構；結合算法生成得到的中間數據信息和鏈路結構，針對逐個節點生成測試向量存儲器中存儲的測試向量。

3 結論

基于我國武器裝備診斷及測試需求，本文對IEEE1149系列邊界掃描測試標準(IEEE1149.1、1149.4、1149.6、1149.7)開展研究，分析了邊界掃描技術在數字電路、數模混合電路、交流耦合差分電路等的測試上應用的可行性和適用性，探索了在數字電路及數模混合電路中應用邊界掃描測試架構進行測試性設計的方法。

邊界掃描技術在測試上有多種應用思路和領域。在適用范圍上，其能夠滿足數字電路、數模混合電路、交流耦合差分電路在一定范圍內的測試需求，能夠支持系統級加電BIT、在線BIT、啟動/維護BIT、測試設備等各類測試性設計。

并且，邊界掃描技術具備一定的技術成熟度，擁有多種芯片、軟件、設備提供的應用支持。目前大部分復雜芯片都帶有邊界掃描機制，支持JTAG標準，并且這些芯片都已得到廣泛的支持與應用。這些芯片的應用為基于邊界掃描的測試性設計提供了基礎。

無論是從技術優勢，還是從推廣應用的可行性上來說，邊界掃描技術都已成為實現BIT測試、改善裝備的BIT性能、提高測試性的重要手段。同時，由于邊界掃描測試具有非常高的故障覆蓋率，并且診斷時間短，因此特別適合武器裝備現場維修的要求。邊界掃描技術應用于裝備產品的測試性設計，能夠解決傳統測試存在的問題，對于降低軍品的生產周期、研制費用、平均維修時間等方面具有重要意義。

[1] 徐建潔. 邊界掃描測試系統設計與實現[D].長沙：國防科學技術大學,2005.

[2] 潘小龍. 基于邊界掃描技術的測試系統的研究與應用[D].南京：南京航空航天大學, 2008.

[3] 呂彩霞. JTAG的設計與研究[D].北京：北京交通大學，2006.

[4] 王 寧. 基于邊界掃描的非完全BS電路板測試診斷技術[J].半導體技術, 2005, 30(12):38-41.

[5] 謝正光, 雷 加.混合信號總線測試方法及應用研究[J].計算機測量與控制, 2004, 12(9): 801-803.

[6] 趙志宏,陳 冬,李小珉.IEEE1149.6可檢測端口與故障判定[J].計算機測量與控制, 2006, 14(3):301-304.

[7] 陳壽宏,顏學龍,黃 新.基于IEEE1149.7標準的CJTAG測試設計方法研究[J].電子技術應用, 2013, 39(1):79-82.

[8] 江 坤.基于IEEE1149.7的TAP控制器命令研究[J].國外電子測量技術, 2013, 32(05):41-44.

[9] 黃 新,蔡 俊.基于JTAG的星型掃描技術的研究[J].電子技術應用, 2012, 38(3):88-91,95.

[10] 江 坤,高俊強.基于IEEE1149.7的TAP控制器命令研究[J].國外電子測量技術, 2013, 32(5):41-43,56.

Research on IEEE Boundary-Scan Standard and Testability Design for Electronic Equipment

Liu Mengmeng，Su Feng，Song Chengjun

(AVIC Aero-Ploy Technology Establishment, Beijing 100028, China)

With the increasing complexity of the new generation electron products, the testability of circuits and systems decreases sharply. Traditional technology cannot meet the requirements of tests, so it has raised challenge in the failure diagnosis and maintenance of electronics-equipped device. Considered the need of testability of electronics, the IEEE1149 standards’ characteristics, elements, purpose and relationship is researched; and also the viability and applicability of IEEE1149 standards’ in electronic equipment testability design is analyzed, and the way to apply boundary-scan technology in testability design is discovered. The basis and reference to the national application of boundary-scan test technology in electronic equipment. Boundary-Scan test technology can solve the traditional testability design problem effectively, playing an important role in improving diagnosis ability, shortening product manufacture cycle and research cost.

test; boundary-scan; testability design; standardization; digital-analog mixed circuit

2015-12-18；

2016-05-31。

劉萌萌(1985-)，女，江西南昌人，碩士研究生，高工，主要從事測試性設計分析與驗證評價方向的研究。

1671-4598(2017)02-0008-04

10.16526/j.cnki.11-4762/tp.2017.02.002

TP274

A