基于DM8168的小型機(jī)載視頻記錄儀設(shè)計(jì)

石園丁，徐鑫濤，吳寅華，朱 威,3

(1.中國(guó)電子科技集團(tuán)公司第五十二研究所，杭州 310012；2.浙江工業(yè)大學(xué) 信息工程學(xué)院，杭州 310023;3.浙江省嵌入式系統(tǒng)聯(lián)合重點(diǎn)實(shí)驗(yàn)室，杭州 310023)

基于DM8168的小型機(jī)載視頻記錄儀設(shè)計(jì)

石園丁1，徐鑫濤2，吳寅華1，朱 威2,3

(1.中國(guó)電子科技集團(tuán)公司第五十二研究所，杭州 310012；2.浙江工業(yè)大學(xué) 信息工程學(xué)院，杭州 310023;3.浙江省嵌入式系統(tǒng)聯(lián)合重點(diǎn)實(shí)驗(yàn)室，杭州 310023)

針對(duì)飛行器搭載相機(jī)視頻存儲(chǔ)和傳輸?shù)男枨螅O(shè)計(jì)了一種基于異構(gòu)多核處理器DM8168的小型機(jī)載視頻記錄儀;首先，基于DM8168和FPGA處理器設(shè)計(jì)小型化低功耗的硬件系統(tǒng)；接著，基于McFW軟件架構(gòu)設(shè)計(jì)視頻采集編碼的數(shù)據(jù)流，充分發(fā)揮DM8168多核體系結(jié)構(gòu)的優(yōu)勢(shì)，實(shí)現(xiàn)兩路1080p60視頻的采集，并且對(duì)每路視頻分別進(jìn)行主次碼流的H.264編碼；最后，采用GPMC總線，將視頻碼流傳輸?shù)紽PGA處理器，以實(shí)現(xiàn)本地視頻存儲(chǔ)和遠(yuǎn)程視頻傳輸;該記錄儀體積小、記錄時(shí)間長(zhǎng)、視頻采集編碼延時(shí)小、功耗低，能夠很好地滿足飛行器多路視頻記錄的需求。

DM8168；飛行器；視頻記錄儀；H.264；GPMC總線

0 引言

機(jī)載視頻數(shù)據(jù)由于能夠直觀反映飛行器的飛行狀況，在其日常飛行中發(fā)揮著十分重要的作用。機(jī)載視頻記錄儀在飛行過(guò)程中既可以實(shí)時(shí)記錄飛行器外的航拍場(chǎng)景，又可以實(shí)時(shí)記錄飛行器內(nèi)部座艙各儀表的畫面等信息，在無(wú)人機(jī)航拍、飛行訓(xùn)練評(píng)估、新型飛機(jī)的研制和試飛等方面具有十分重要的意義[1-2]。因此，機(jī)載視頻記錄儀已成為飛行試驗(yàn)中重要的儀器設(shè)備。

機(jī)載視頻記錄儀的記錄方式已由早期的磁帶式記錄發(fā)展到了現(xiàn)在的數(shù)字式記錄，極大提高了數(shù)據(jù)的存儲(chǔ)性能和可靠性。但受飛行器空間、載重和供電等因素的限制，在滿足系統(tǒng)需求的情況下，目前的機(jī)載視頻記錄儀的軟硬件仍然需要進(jìn)行高度集成化的設(shè)計(jì)，從而滿足其在性能、體積、功耗以及安全等方面的需求[3]。本文綜合考慮這些要素，所設(shè)計(jì)的小型機(jī)載視頻記錄儀具有較好的實(shí)際應(yīng)用價(jià)值。

1 系統(tǒng)需求

根據(jù)軍用和民用飛行器視頻存儲(chǔ)和傳輸?shù)男枨螅疚男⌒蜋C(jī)載視頻記錄儀的基本功能需求如下：可支持采集雙路視頻圖像輸入，一路為可見(jiàn)光相機(jī)輸入，另一路由紅外相機(jī)輸入，視頻分辨率和幀率最高需達(dá)到1080p60；對(duì)采集到的每路視頻都需編碼得到主次碼流，主碼流用于本地高清晰視頻存儲(chǔ)，存儲(chǔ)時(shí)間長(zhǎng)度需要達(dá)到5小時(shí)以上，大于目前絕大部分飛行器的飛行時(shí)間，次碼流用于向地面站實(shí)時(shí)傳送視頻圖像。

雖然與傳統(tǒng)的黑匣子(飛行數(shù)據(jù)記錄儀)記錄的數(shù)據(jù)內(nèi)容不同，但是其記錄的視頻同樣是在發(fā)生重大事件時(shí)的重要數(shù)據(jù)，也需要在相對(duì)惡劣的環(huán)境下，正常穩(wěn)定地工作。因此，機(jī)載視頻記錄儀在軟硬件設(shè)計(jì)方面特別需要滿足以下要求[4]：

1) 高可靠：硬件設(shè)計(jì)需要擁有較好的保護(hù)措施，減少振動(dòng)、加速度、沖擊的物理傷害以及電磁干擾的影響[2]，具備抗火、耐壓、耐溫、耐沖擊振動(dòng)等特性；軟件設(shè)計(jì)需要綜合考慮軟件系統(tǒng)架構(gòu)和實(shí)現(xiàn)細(xì)節(jié)，保證軟件能長(zhǎng)期穩(wěn)定運(yùn)行。

2) 小型化低功耗：由于飛行器搭載重量和供電的限制，硬件設(shè)計(jì)需要選擇系統(tǒng)集成度高、功耗低的芯片，特別是在視頻編碼芯片方面，盡量在一顆芯片上完成所有視頻編碼功能，減小電路板的體積；軟件設(shè)計(jì)需要優(yōu)化數(shù)據(jù)流，減少訪問(wèn)外部存儲(chǔ)器的次數(shù)，并屏蔽不用的模塊，以降低系統(tǒng)功耗。

3) 可擴(kuò)展：硬件設(shè)計(jì)需要核心硬件芯片的處理能力有余量，軟件設(shè)計(jì)需要有良好的代碼結(jié)構(gòu)，以滿足后續(xù)視頻實(shí)時(shí)分析等功能擴(kuò)展的要求。

2 總體設(shè)計(jì)

本文機(jī)載視頻記錄儀的核心設(shè)計(jì)難點(diǎn)是在小型化低功耗的要求下對(duì)輸入的兩路1080p60視頻進(jìn)行高效壓縮。為了保證視頻壓縮的效率，本文選擇使用目前主流的視頻編碼標(biāo)準(zhǔn)H.264，它具有壓縮比高、容錯(cuò)能力強(qiáng)和網(wǎng)絡(luò)適應(yīng)性好的特點(diǎn)。為了在保證記錄儀性能的基礎(chǔ)上盡可能讓設(shè)備小型化和低功耗，本文在軟硬件方案上進(jìn)行了綜合考慮，采用TI 公司(Texas Instruments)達(dá)芬奇系列的視頻SoC處理器DM8168作為主芯片[5-6]，負(fù)責(zé)視頻編碼等功能。該芯片包含一個(gè)主頻高達(dá)1.2 GHz的ARM Cortex-A8內(nèi)核、一個(gè)主頻高達(dá)1 GHz的C674x浮/定點(diǎn)DSP內(nèi)核、兩個(gè)用于媒體控制Cortex-M3內(nèi)核、三個(gè)高清視頻圖像協(xié)處理器(HDVICP2)、一個(gè)高清視頻處理子系統(tǒng)(HDVPSS)等，還具有GPMC、EMAC等高性能外設(shè)接口。此外，本文還采用FPGA處理器來(lái)負(fù)責(zé)與外設(shè)進(jìn)行數(shù)據(jù)交互，完成數(shù)字視頻轉(zhuǎn)換和視頻碼流存儲(chǔ)等功能。這樣的設(shè)計(jì)相比傳統(tǒng)的視頻記錄設(shè)備在性能、功耗上有顯著的提升，同時(shí)也簡(jiǎn)化了外圍硬件電路。

本文機(jī)載視頻記錄儀的總體設(shè)計(jì)框架如圖1所示。首先通過(guò)兩個(gè)專業(yè)相機(jī)采集雙路視頻，F(xiàn)PGA將視頻轉(zhuǎn)換成YUV格式后，送入DM8168視頻處理芯片。DM8168利用其強(qiáng)大的H.264算法硬件編碼能力進(jìn)行多路視頻編碼，將每路視頻都編碼出主次碼流，然后通過(guò)GPMC接口將碼流傳回給FPGA。FPGA接收碼流后將主碼流保存到本地硬盤，并把次碼流送到無(wú)線接收發(fā)送模塊，通過(guò)該模塊將次碼流數(shù)據(jù)發(fā)送給射頻無(wú)線通信設(shè)備，實(shí)現(xiàn)機(jī)載設(shè)備和地面站的遠(yuǎn)程無(wú)線視頻通信。

圖1 系統(tǒng)總體設(shè)計(jì)框架

3 硬件設(shè)計(jì)

本文視頻記錄儀內(nèi)部的硬件原理如圖2所示，由視頻記錄板和電源板構(gòu)成，其中視頻記錄板由輸入單元、處理單元和輸出單元組成。視頻記錄儀外部輸入的視頻數(shù)據(jù)接口形式為L(zhǎng)VDS接口，不能直接接入DM8168，因此需要對(duì)輸入數(shù)據(jù)進(jìn)行格式轉(zhuǎn)換。考慮到記錄儀小型化的要求，數(shù)據(jù)記錄存儲(chǔ)載體采用大容量、高密度MLC型 NandFlash。為了實(shí)現(xiàn)較高的數(shù)據(jù)記錄速度，采用FPGA作為NandFlash的讀寫控制器。視頻記錄儀需要接收用戶發(fā)送的記錄、停止、轉(zhuǎn)儲(chǔ)、參數(shù)設(shè)置等指令，然后根據(jù)指令進(jìn)行相應(yīng)的動(dòng)作，因此采用一片C8051單片機(jī)實(shí)現(xiàn)系統(tǒng)管理、用戶接口等功能。

圖2

3.1 輸入單元

兩路視頻數(shù)據(jù)輸入接口均采用可見(jiàn)光相機(jī)和紅外相機(jī)常用的LVDS電平接口，輸入格式滿足Camera Link Base配置模式的要求。NS公司(National Semiconductor)的Channel Link芯片DS90CR286具有4路LVDS Channel，輸出28bits的CMOS/TTL的并行數(shù)據(jù)，最大外部輸入時(shí)鐘為66MHz，數(shù)據(jù)吞吐量可高達(dá)1.848Gbit/s，完全滿足輸入視頻數(shù)據(jù)帶寬和Camera Link接口標(biāo)準(zhǔn)的要求。LVDS電平為電流驅(qū)動(dòng)型電平，在LVDS數(shù)據(jù)接收端，差分信號(hào)的正、負(fù)之間必須跨接100Ω端接電阻。PCB布線時(shí)LVDS差分對(duì)需嚴(yán)格進(jìn)行100Ω阻抗控制，減小因阻抗不匹配產(chǎn)生的信號(hào)完整性問(wèn)題。每一對(duì)差分信號(hào)均進(jìn)行等長(zhǎng)約束，保證數(shù)據(jù)采集正確。此外，對(duì)DS90CR286芯片的電源管腳進(jìn)行正確的濾波設(shè)計(jì)，以保證電源噪聲Vp-p在100mV以內(nèi)。

3.2 處理單元

處理單元主要由FPGA模塊和DM8168模塊構(gòu)成。FPGA接收輸入單元產(chǎn)生的兩路28bit并行數(shù)據(jù)，按照DM8168模塊視頻輸入接口要求，將輸入的28bit數(shù)據(jù)進(jìn)行格式轉(zhuǎn)換，轉(zhuǎn)變成高清視頻16bit Y/Cb/Cr格式輸出給DM8168模塊。FPGA同時(shí)接收DM8168模塊輸出的壓縮碼流，一方面在單片機(jī)的控制下按照固定的包格式將壓縮碼流寫入NandFlash中，另一方面通過(guò)同步422電路實(shí)時(shí)下傳壓縮碼流。DM8168模塊同時(shí)對(duì)輸入的2路視頻數(shù)據(jù)進(jìn)行H.264壓縮編碼，壓縮后的碼流再通過(guò)GPMC接口傳回FPGA模塊。

3.3 輸出單元

輸出單元包括同步422轉(zhuǎn)發(fā)電路和記錄數(shù)據(jù)轉(zhuǎn)儲(chǔ)接口電路。FPGA采用2線同步串行的方式實(shí)時(shí)輸出壓縮碼流，即一個(gè)CMOS電平的時(shí)鐘線和一個(gè)CMOS電平的數(shù)據(jù)線。然后將時(shí)鐘線和數(shù)據(jù)線的CMOS電平采用RS422芯片轉(zhuǎn)換為RS422差分電平輸出，這種輸出方式通常稱為同步422輸出方式。轉(zhuǎn)儲(chǔ)電路就是提供將記錄儀中存儲(chǔ)的數(shù)據(jù)轉(zhuǎn)移到地面設(shè)備的接口，便于后續(xù)對(duì)記錄數(shù)據(jù)進(jìn)行分析、回放等。本設(shè)計(jì)中采用LVDS發(fā)送芯片DS90CR285，可快速、可靠完成數(shù)據(jù)轉(zhuǎn)儲(chǔ)工作。

3.4 存儲(chǔ)介質(zhì)容量選擇

系統(tǒng)設(shè)計(jì)要求連續(xù)視頻記錄時(shí)間不小于5小時(shí)。實(shí)際測(cè)試結(jié)果表明，當(dāng)H.264視頻壓縮碼流輸出碼率≥8 Mbps時(shí)，解碼播放視頻可獲得較好畫質(zhì)。因此本設(shè)計(jì)中視頻壓縮輸出碼率設(shè)置為8 Mbps。同時(shí)記錄2路視頻壓縮碼流5小時(shí)所需的容量為：

8Mbps×2×5×60×60=36000 MB=36 GB

因此，選擇2片容量為32 GB的NandFlash可滿足記錄時(shí)間要求。

3.5 小體積、低功耗設(shè)計(jì)

電路設(shè)計(jì)時(shí)，電阻和電容盡量采用0402封裝的表貼器件，集成芯片選擇BGA型小尺寸封裝，采用多層PCB板設(shè)計(jì)，器件貼裝密度較高。根據(jù)系統(tǒng)需求，選擇滿足要求的低功耗FPGA，DM8168采用核心電壓動(dòng)態(tài)調(diào)整技術(shù)節(jié)省功耗，對(duì)接口LVDS芯片進(jìn)行節(jié)電模式控制，選擇高效率電源轉(zhuǎn)換芯片等。通過(guò)以上措施，保證了視頻記錄儀小體積、低功耗。

3.6 可靠性、隔振抗沖設(shè)計(jì)

可靠性設(shè)計(jì)主要采取以下幾點(diǎn)措施：

1)按模塊化思路、以及采用成熟的工藝和技術(shù)進(jìn)行設(shè)計(jì)；

2)器件、零部件基本采用軍品級(jí)、工業(yè)級(jí)產(chǎn)品；

3)對(duì)電路進(jìn)行容差設(shè)計(jì)，采用數(shù)字電路作為電路的主體，減少使用模擬電路及鎖相環(huán)，以避免溫度變化對(duì)電路參數(shù)的影響；

4)對(duì)采購(gòu)的元器件和零部件進(jìn)行嚴(yán)格檢驗(yàn)，并合理降額使用；

5)加強(qiáng)電磁兼容設(shè)計(jì)，避免設(shè)備因?yàn)槭艿酵饨绺蓴_而無(wú)法工作的情況，電磁兼容重點(diǎn)解決機(jī)箱屏蔽問(wèn)題，并對(duì)出入電源進(jìn)行濾波處理；

6)對(duì)發(fā)熱量較大的電源模塊加強(qiáng)散熱處理，大功率器件直接貼金屬壁，避免熱量的堆積而導(dǎo)致壽命縮短。

隔振抗沖設(shè)計(jì)主要采取以下幾點(diǎn)措施：

1)機(jī)箱由高強(qiáng)度鋁合金整體加工成型，再拼接一塊上蓋板而成；

2)視頻記錄板通過(guò)螺釘直接固定在機(jī)箱結(jié)構(gòu)上，使之成為一個(gè)整體，避免形成懸臂梁結(jié)構(gòu)，提高抗振性能；

3)機(jī)箱內(nèi)電源板與視頻記錄板通過(guò)墊柱連接，確保兩板間的接插件可靠連接；

4)與外部設(shè)備連接的插座直接與機(jī)箱壁固定，確保與外部設(shè)備可靠連接。

4 軟件設(shè)計(jì)

4.1 軟件開(kāi)發(fā)環(huán)境

本文的軟件基礎(chǔ)開(kāi)發(fā)環(huán)境采用TI的DVRRDK開(kāi)發(fā)套件，該套件是TI針對(duì)達(dá)芬奇系列多核異構(gòu)處理器設(shè)計(jì)的一套多通道視頻應(yīng)用框架，內(nèi)部集成了很多用于視頻應(yīng)用開(kāi)發(fā)的組件，并通過(guò)McFW軟件框架[5]對(duì)組件進(jìn)行調(diào)度。該軟件包還提供了配套的U-boot、內(nèi)核、文件系統(tǒng)以及交叉編譯工具，可以較快地實(shí)現(xiàn)軟件平臺(tái)搭建。

4.2 軟件處理流程

本軟件處理流程如圖3所示，主要用到了DM8168中的三個(gè)處理核。核心功能有采集和編碼兩部分，分別通過(guò)VPSS M3核和Video M3核管理[7]。VPSS M3核調(diào)度的HDVPSS子系統(tǒng)負(fù)責(zé)采集功能，主要利用了其中的VIP模塊，采集雙路YUV422P格式視頻。Video M3核調(diào)度的HDVICP2子系統(tǒng)共三個(gè)加速器，負(fù)責(zé)H.264編碼功能，輸出主次碼流。ARM子系統(tǒng)負(fù)責(zé)統(tǒng)一調(diào)度這兩個(gè)M3核外，還會(huì)將碼流通過(guò)GPMC總線送到FPGA。FPGA將主碼流保存到本地存儲(chǔ)設(shè)備，并通過(guò)無(wú)線圖像傳輸模塊將次碼流發(fā)送到遠(yuǎn)程地面站。在H.264編碼方面，主碼流為了提高視頻質(zhì)量，采用幀級(jí)編碼方式，設(shè)置較高碼率，整體壓縮比小，圖像質(zhì)量高；次碼流為了提高無(wú)線圖傳容錯(cuò)性，采用片級(jí)編碼，降低視頻分辨率，設(shè)置較低碼率，整體壓縮比高，無(wú)線視頻傳輸帶寬低。

圖3 軟件處理流程

4.3 視頻采集編碼數(shù)據(jù)流設(shè)計(jì)

DM8168的軟件開(kāi)發(fā)是在McFW軟件框架之上，其層次如圖4所示。該框架將DM8168上的設(shè)備功能封裝成不同的Links，不同Links之間彼此獨(dú)立且能相互通信。核間通信利用Syslink/IPC核間通信機(jī)制實(shí)現(xiàn)，其通過(guò)共享內(nèi)存交換數(shù)據(jù)的方式來(lái)保證效率[8]。DM8168的Cortex-A8核可以通過(guò)API統(tǒng)一管理所有Links。

圖4 McFW軟件框架層次圖

本文在McFW框架下，設(shè)計(jì)了一條數(shù)據(jù)鏈路來(lái)實(shí)現(xiàn)相關(guān)功能，數(shù)據(jù)鏈路圖如圖5所示。Capture Link通過(guò)HDVPSS驅(qū)動(dòng)獲取視頻數(shù)據(jù)并加上FVID2格式的幀頭。接著通過(guò)Dup Link形成主次視頻兩路隊(duì)列，并利用Merger Link將該兩路隊(duì)列混合成一路有4個(gè)通道的視頻流。然后Encoder Link進(jìn)行H.264編碼，輸出主次碼流。最后利用Cortex-A8的GPMC驅(qū)動(dòng)，將碼流送到FPGA。在這條數(shù)據(jù)鏈路中，通過(guò)IPC Link實(shí)現(xiàn)數(shù)據(jù)流在核間的通信。

圖5 視頻采集編碼數(shù)據(jù)鏈路圖

4.4 GPMC數(shù)據(jù)傳輸設(shè)計(jì)

FPGA是并行處理系統(tǒng)，能同時(shí)實(shí)現(xiàn)通信模塊交互和本地存儲(chǔ)任務(wù)，所以本文通過(guò)相比文獻(xiàn)[9]中HPI接口更為合理的GPMC接口將數(shù)據(jù)傳輸?shù)紽PGA。為便于檢索和查詢，A8核通過(guò)GPMC接口在將碼流發(fā)送到FPGA前，都會(huì)在碼流每幀幀頭前加入當(dāng)前的拍攝時(shí)間、GPS地理坐標(biāo)等信息。同時(shí)FPGA存儲(chǔ)數(shù)據(jù)時(shí)，每隔一段時(shí)間(大約半小時(shí))就會(huì)將數(shù)據(jù)保存路徑切換到以時(shí)間為文件名的新文件里[10-11]。

GPMC，即通用存儲(chǔ)控制器(General-Purpose Memory Controller)，通過(guò)L3總線接口連接各種外部設(shè)備。ARM核上的Linux系統(tǒng)可以通過(guò)insmod命令加載GPMC驅(qū)動(dòng)模塊，并通過(guò)rmod命令進(jìn)行卸載。該模塊一旦加載，就可以通過(guò)文件函數(shù)進(jìn)行讀、寫等操作。Linux中的GPMC驅(qū)動(dòng)源代碼在內(nèi)核路徑/arch/arm/mach-omap2/gpmc.c中。該文件已經(jīng)把與GPMC相關(guān)的7個(gè)特殊寄存器的操作封裝成了函數(shù)，我們只需要通過(guò)gpmc_cs_configure()調(diào)用相關(guān)函數(shù)就可以。FPGA在GPMC中屬于NOR Flash設(shè)備，須將其配置為此設(shè)備，并設(shè)為異步模式，數(shù)據(jù)的搬運(yùn)利用EDMA實(shí)現(xiàn)。在相關(guān)管腳配置方面，數(shù)據(jù)線帶寬為16位，而地址線實(shí)際使用了低12位，范圍0～0x1000，片選信號(hào)GPMC_CS1、CPMC_CS2都連接到FPGA。

5 實(shí)驗(yàn)結(jié)果與分析

所設(shè)計(jì)的小型視頻記錄儀外形尺寸為(長(zhǎng)×寬×高)：150 mm×88 mm×47 mm，根據(jù)所選NandFlash的存儲(chǔ)容量，兩路主碼流的視頻記錄時(shí)間大于5小時(shí)。本節(jié)首先測(cè)試視頻記錄儀在典型應(yīng)用配置(即兩路采集四路編碼)下的采集編碼延時(shí)。DM8168的兩個(gè)視頻輸入口VIP0和VIP1同時(shí)采集視頻，其中VIP0采集1080p (1920×1080) 30fps的視頻，VIP1采集XVGA (1024×768) 30fps的視頻，每路采集視頻再分主次碼流編碼，總共4路編碼通道，各通道的H.264編碼配置如表1所示。在延時(shí)測(cè)試過(guò)程中，分別記錄獲得采集幀的時(shí)刻t1，以及該幀在發(fā)送碼流之前的時(shí)刻t2，這兩個(gè)時(shí)刻之差就是采集編碼部分在整個(gè)軟件系統(tǒng)中的延時(shí)，共測(cè)試5次，結(jié)果如表2所示。

表1 各通道配置

表2 采集編碼延時(shí) ms

從表1和表2中可以看出，雖然4個(gè)通道的采集編碼延時(shí)存在波動(dòng)，但延時(shí)都非常小，平均都在35 ms以下，完全滿足視頻記錄儀低延時(shí)的設(shè)計(jì)需求。從表中還可以看出，由于具有相同的采集幀率，通道0與通道2的平均延時(shí)相近，通道1與通道3的平均延時(shí)相近；通道0因?yàn)榉直媛屎痛a率更大，系統(tǒng)處理的時(shí)間更多，其平均延時(shí)大于通道2；通道1因?yàn)榉直媛屎痛a率更高，并且編碼檔次更復(fù)雜，其平均延時(shí)也稍大于通道3。此外，通道0和通道2由于具有更快的幀率，系統(tǒng)調(diào)度效率更高，延時(shí)分別小于通道1和通道3。

接著我們?cè)趦陕凡杉穆肪幋a的典型配置下測(cè)試整機(jī)系統(tǒng)功耗。圖5為系統(tǒng)測(cè)試平臺(tái)連接示意圖，測(cè)試環(huán)境為室內(nèi)常溫。調(diào)節(jié)直流穩(wěn)壓電源輸出DC28V，視頻信號(hào)源同時(shí)輸出1080p和XVGA兩種彩色視頻。視頻記錄儀上電工作，當(dāng)直流穩(wěn)壓電源輸出電流不再增加時(shí)，表明視頻記錄儀處于穩(wěn)定工作狀態(tài)，此時(shí)功耗達(dá)到最大值，從直流穩(wěn)壓電源的輸出顯示面板上可以讀取此時(shí)的輸出電流為0.47 A。因此視頻記錄儀功耗為： 28 V×0.47 A=13.16 W。

圖5 功耗測(cè)試連接示意圖

6 結(jié)束語(yǔ)

機(jī)載視頻記錄儀在民用、軍用飛行器上應(yīng)用廣泛，小型化和低功耗是其設(shè)計(jì)的一個(gè)難點(diǎn)。本文設(shè)計(jì)了一種基于DM8168的小型機(jī)載視頻記錄儀，該記錄儀采用DM8168和FPGA設(shè)計(jì)硬件系統(tǒng)，采用McFW框架設(shè)計(jì)視頻采集編碼系統(tǒng)，充分發(fā)揮了DM8168多核并行處理的優(yōu)勢(shì)，采用GPMC總線設(shè)計(jì)從DM8168到FPGA的傳輸系統(tǒng)，實(shí)現(xiàn)碼流數(shù)據(jù)的高速傳輸。所設(shè)計(jì)的小型視頻記錄儀體積小(150 mm×88 mm×47 mm)、記錄時(shí)間長(zhǎng)(大于5小時(shí))、視頻采集編碼平均延時(shí)低(小于35 ms)、整機(jī)功耗低(約13 W)。本小型機(jī)載視頻記錄儀在無(wú)人機(jī)光電系統(tǒng)中得到了成功應(yīng)用。在本文記錄儀的基礎(chǔ)上，我們下一步將利用視頻編碼過(guò)程中產(chǎn)生的編碼信息來(lái)研究基于航拍感興趣區(qū)域的視頻編碼，從而進(jìn)一步提升視頻記錄儀的編碼圖像質(zhì)量。

[1] 楊建新, 徐偉勤, 王玉剛. 機(jī)載記錄視頻信息化系統(tǒng)的設(shè)計(jì)與應(yīng)用[J]. 計(jì)算機(jī)測(cè)量與控制, 2009, 17(7):1347-1349.

[2] 朱攀蓉, 姜紅梅, 翟正軍. 機(jī)載多路數(shù)字音視頻記錄系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 計(jì)算機(jī)工程與設(shè)計(jì), 2006, 27(03):393-395,432.

[3] 程曉宇, 蔡 曄, 畢篤彥, 等. 基于龍芯PC104 Plus模塊的機(jī)載視頻記錄系統(tǒng)[J]. 計(jì)算機(jī)工程, 2007, 33(02):189-190,193.

[4] Ruhul Amin Rana, Ri Li. Thermal protection from a finite period of heat exposure-Heat survival of flight data recorders [J]. Applied Thermal Engineering, 2015, 75(22):748-755.

[5] Texas Instruments. TMS320DM816x DaVinci video processors [DB/OL]. [2011-03/2015-03]. http://www.ti.com/lit/ds/sprs614f/sprs614f.pdf.

[6] Texas Instruments. TMS320DM816x DaVinci digital media processors technical reference manual [DB/OL]. [2011-03/2015-03]. http://www.ti.com/lit/ug /sprugx8c/sprugx8c.pdf.

[7] 劉 冰, 谷源濤. 基于DM8168的視頻會(huì)議系統(tǒng)MCU設(shè)計(jì)與實(shí)現(xiàn)[J]. 計(jì)算機(jī)工程與設(shè)計(jì). 2014, 35(10):3399-3403.

[8] Texas Instruments. SysLink UserGuide [DB/OL]. [2014-07/2016-08-05].http://processors.wiki.ti.com/index.php/SysLink_UserGuide.

[9] 付家才, 王海濤. 一種機(jī)載視頻記錄儀雙處理器數(shù)據(jù)通信實(shí)現(xiàn)[J]. 計(jì)算機(jī)測(cè)量與控制, 2010, 18(7):1645-1647,1650.

[10] Younghun Kim, Dongkun Shin. Improving file system performance and reliability of car digital video recorders[J]. IEEE Transactions on Consumer Electronics, 2015, 61(2):222-229.

[11] 張立東, 程曉宇, 王社東, 等. 某型機(jī)載數(shù)字音視頻記錄系統(tǒng)的軟件設(shè)計(jì)與開(kāi)發(fā)[J]. 計(jì)算機(jī)工程, 2005, 31(6):213-215.

Design of Miniature Airborne Video Recorder Based on DM8168

Shi Yuanding1, Xu Xintao2, Wu Yinhua1, Zhu Wei2,3

(1.52th Research Institute, China Electronic Technology Corporation, Hangzhou 310012, China;2.College of Information Engineering, Zhejiang University of Technology, Hangzhou 310023, China;3.United Key Laboratory of Embedded System of Zhejiang Province, Hangzhou 310023, China)

A miniature airborne video recorder is designed based on heterogeneous multi-core processor DM8168 for the video storage and transmission of flying vehicle. First, DM8168 and FPGA processors are selected for the miniature and low-power hardware system. Second, the McFW structure based on the multi-core architecture of DM8168 is utilized to develop the capture and encoder of two channel 1080p60 video input, and each input is encoded into one H.264 main stream and another H.264 secondary stream. Finally, the video stream is send to FPGA by using GPMC bus for the local storage and the wireless transmission. Our video recorder is miniature, low power, large storage and low video delay, and it is very suitable for the multi-channel video processing of flying vehicle.

DM8168; flying vehicle; video recorder; H.264; GPMC bus

2016-08-26；

2016-06-21。

國(guó)家自然科學(xué)基金項(xiàng)目(61401398)。

石園丁(1977-)，男，湖北黃岡人，碩士，工程師，主要從事嵌入式系統(tǒng)設(shè)計(jì)方向的研究。

朱 威(1982-)，男，浙江麗水人，博士，副教授，主要從事視頻編解碼和圖像處理方向的研究。

1671-4598(2017)02-0238-04

10.16526/j.cnki.11-4762/tp.2017.02.065

TP391

A