基于PE3236芯片的鎖相環頻率合成電路研究

孫家星，杜起飛，孫越強，劉 成

（1.中國科學院大學 北京100049；2.中國科學院 國家空間科學中心，北京100190）

基于PE3236芯片的鎖相環頻率合成電路研究

孫家星1，杜起飛2，孫越強2，劉 成2

（1.中國科學院大學 北京100049；2.中國科學院 國家空間科學中心，北京100190）

本文提出了一種應用于L波段的鎖相頻率合成電路的設計方案。給出了基于PE3236芯片的鎖相環電路設計方案。通過仿真驗證和實驗結果重點論述鎖相環環路帶寬與環路輸出相位噪聲和環路捕獲時間之間的關系。實驗結果表明，該方案可以被應用于導航接收機射頻前端，該頻率合成器電路性能穩定，滿足實際應用需求。

鎖相環；頻率合成器；環路帶寬；相位噪聲；捕獲時間

在通信系統中[1]，產生可變的本振頻率的方法有倍頻、直接數字頻率合成和鎖相環技術。其中，倍頻方法雜散較大，諧波難以抑制。直接數字頻率合成器件工作頻率較低且功耗較大，而鎖相環技術具有結構簡單、輸出頻率頻譜純度高和頻率范圍寬等優點，廣泛應用于通信、雷達、宇宙航行和遙控遙測等技術領域，是現階段主流的頻率合成技術。而采用鎖相環技術的頻率合成電路主要技術指標[2]是環路輸出相位噪聲和環路捕獲時間，它直接影響到整個通信系統的性能。因此本文設計了應用于L波段的鎖相頻率合成電路，通過前期的仿真分析和電路實測結果，驗證了環路帶寬對環路輸出相位噪聲和環路捕獲時間的關系。

1 設計方案

1.1 設計性能指標

根據設計需要，鎖相環的性能在指標要求是：

1）頻率：1～2 GHz。2）功率：12±1 dBm。

3）單邊帶相位噪聲：≤-70dBc@100Hz。

4）捕獲時間：≤10 ms。

1.2 方案設計

根據指標設計需求，同時該設計對電路的體積和功耗有較高的要求。選用方案是由具有鑒相和分頻功能的PE3236芯片，同時外接有源二階低通濾波器[3]，選用符合L波段的VCO模塊。這樣可以使鎖相環的輸出頻率具有較低的相位噪聲，同時可以很方便調節有源二階低通濾波器參數，方便環路帶寬[4]的選擇。方案圖如圖1所示。

當鎖相環鎖定時，鎖相環環路帶寬為：

系統阻尼系數為：

圖1 方案框圖

式中：Kd為鑒相靈敏度；Kv為壓控振蕩器靈敏度；N為分頻比；R1、R2、C1、C2分別為環路濾波器參數值。ε為系統阻尼系數。

采用有源二階環路低通濾波器[5]，可以使截止頻率不隨負載而變化，同時穩定性相比于無源低通濾波器更好，二階環路低通濾波器相位裕度最好，并且穩定性高。同時考慮到環路輸出頻帶較寬，壓控振蕩器的輸入電壓超過鑒相器輸出電壓，則采用有源電路可以實現直流電壓放大。

1.3 相噪分析

相位噪聲[6]是鎖相頻率合成器最重要的指標之一，它是指鎖相環系統在各種噪聲作用下輸出頻率短期穩定度的表征。通常相位噪聲在頻率域進行分析，通過單邊帶噪聲功率譜密度進行描述。

鎖相環系統相位噪聲來源[7]包括參考源、鑒相器、壓控振蕩器、分頻器。由于外部引入的噪聲無法估算，所以著重分析環路內部器件對相位噪聲的影響。為準確評估相位噪聲性能，建立鎖相環的相位噪聲模型[8]。如下圖所示。其中，參考源、鑒相器、壓控振蕩器、分頻器引入的噪聲分別用Sref、Spd、Svco、Sn。環路總輸出噪聲用Stot。

因此，在環路帶寬內，環路對參考源、鑒相器、環路濾波器和分頻器所產生的噪聲抑制不大，而對壓控振蕩器產生的噪聲抑制作用明顯[10]。環路帶寬外則相反。在進行設計時，應根據環路實際情況合理選擇環路帶寬[11]。

1.4 捕獲時間

環路由起始失鎖狀態到達鎖定狀態所需要的時間為環路捕獲時間。

式中：Δω為環路通過頻率牽引有能力自行鎖定的最大起始頻差，通常稱之為捕捉帶。

因此，如果要提高捕獲性能，可以通過增大環路帶寬。從而減小捕獲時間。而加大環路帶寬，將會使環路輸出相位噪聲增大。因此實際設計時，要折衷選取環路參數。

2 仿真分析與實測結果

2.1 仿真分析

利用仿真軟件ADS，通過建立鎖相環頻率合成器電路模型，對環路帶寬與相位噪聲和捕獲時間之間的關系進行仿真驗證。

2.1.1 環路帶寬與相位噪聲的關系

通過環路帶寬公式，采用控制變量法，改變環路帶寬參數，觀察相位噪聲的變化。

通過修改有源低通濾波器參數，分別設置環路帶寬為100 kHz、50 kHz、10 kHz，觀察環路輸出相位噪聲的變化。

圖2 相位噪聲仿真圖

對比3個圖中得出結論：當環路帶寬與環路輸出相位噪聲的大小密切相關。環路帶寬取值過大或者過小對于輸出總噪聲抑制性能均不好，每個環路都存在一個最佳環路帶寬，使得環路輸出相位噪聲功率最小[12]。

2.1.2 環路帶寬與捕獲時間的關系

通過環路帶寬公式，采用控制變量法，改變環路帶寬參數，觀察捕獲時間的變化。

通過修改有源低通濾波器參數，分別設置環路帶寬為100 kHz、50 kHz、10 kHz，觀察環路捕獲時間的差別。

圖3 環路帶寬100 khz、50 kHz、10 kHz環路輸出相位噪聲

圖4 捕獲時間仿真圖

圖5 環路帶寬100 kHz、50 kHz、10 kHz環路捕獲時間

對比3個圖中得出結論：環路帶寬越大，捕獲時間越短，捕獲性能越好；環路帶寬越小，系統捕獲時間越長，捕獲性能越差。因此選擇合適的環路帶寬不僅對于環路輸出相位噪聲和環路捕獲時間有影響。因此選擇最佳環路帶寬，選擇中間值較為理想[13]。

2.2 實測結果

2.2.1 輸出相位噪聲的測試

分別設置環路帶寬為100 kHz、50 kHz和10 kHz的情況下，對環路輸出頻率在1.5 GHz的相位噪聲測試的結果。

表1 相位噪聲實測結果

由以上分析知，環路帶寬在100 kHz時，在有用信號周圍的噪聲相對較弱，而在其他情況下有用信號周圍噪聲較強。另外，當環路帶寬取值越小，曲線在帶外存在“凸起”現象，這是因為此時帶外噪聲主要為高通型VCO噪聲[14]。當環路帶寬越寬時，相位噪聲相比于其他兩種環路帶寬，更加平滑呈現單調遞減趨勢，說明該環路頻率穩定性更好。

2.2.2 捕獲時間的測試

分別設置環路帶寬為100 kHz、50 kHz和10 kHz的情況下，對環路在1.5 GHz輸出頻率捕獲時間測試的結果。

以下實驗固定環路帶寬分別為100 kHz、50 kHz和10 kHz時，鎖相環路捕獲時間對比圖。1通道和2通道分別代表PD_D和PD_U輸出信號，3通道為觸發電平，保證捕獲時間從環路上電開始，4通道為環路鎖定指示，當環路被鎖定，環路鎖定指示點為為高電平。

圖6 1.5GHz環路輸出頻率相位噪聲實測

圖7 1.5GHz環路捕獲時間實測

從圖中看出，環路上電之初，環路的瞬態特性的過沖很大，這是因為阻尼系數選值較小的結果[15]。之后，鑒相輸出端的差分信號處在變化狀態，這個階段被稱之為頻率牽引。在經過一段時間的頻率牽引后，環路誤差電壓穩定在0附近，表明環路已經被鎖定在輸入頻率上。環路捕獲時間為起始失鎖狀態到達鎖定狀態所需要的時間。

表2 環路捕獲時間實測結果

由以上分析，在其他系統參數設置相同情況下，環路帶寬對環路捕獲時間有一定的影響。環路帶寬越大，捕獲時間短，捕獲性能就越強。

2.3 實驗結論

通過仿真分析和實測結果可以得出：選擇合適的環路帶寬對鎖相環頻率合成器至關重要。通常在設計環路時，應同時考慮相位噪聲和捕獲時間，選取最佳環路帶寬，使得環路達到捕獲性能強并且相位噪聲小，滿足設計技術指標要求。

3 結束語

通過設計方案和仿真分析再到實驗結果可以看出，采用PE3236芯片實現了L波段鎖相環頻率合成器小型化、低功耗的設計并且達到技術指標，同時完成了對環路輸出相位噪聲和捕獲時間與環路帶寬的關系進行了研究。隨著通信技術的發展，對頻率合成器技術指標要求更加嚴格，因此研制高性能指標的鎖相環頻率合成器，將會有更廣闊的前景。

[1]鄭繼禹，張厥盛，萬心平，等.鎖相技術 [M].西安:西安電子科技大學出版社，2012.

[2]高玉良，李延輝.現代頻率合成與控制技術[M].北京:航空工業出版社，2002.

[3]Kaplan E D，Hegarty C J.GPS原理與應用 [M].2版.寇艷紅，譯.北京:電子工業出版社，2007.

[4]黃玉蘭.射頻電路理論與設計.第二版[M].北京:人民郵電出版社，2008.

[5]承德寶.雷達原理[M].北京:國防工業出版社，2008.

[6]袁雪林，張洪德，朱暢，等.一種改善頻率合成器的相位噪聲的方法[J].現代雷達，2008，30（4）:85-87.

[7]李仲秋，曾全勝。鎖相環相位噪聲與環路帶寬的關系分析[J].現代電子技術，2009，32（14）:132-134.

[8]Robert L.Boylestad.Elcctronic Devices and Cirruit Theory[M].NinthEdition，1996:315-327.

[9]王宇舟.三階鎖相環環路濾波器參數設計[J].電訊技術，2008，48（9）:51-55.

[10]張杰，馬冠一.GNSS接收機鎖相環最佳環路帶寬的選取[J].電訊技術，2015（55）:890-894.

[11]王淵峰，戴旭輝.Altium Designer 10電路設計標準教程[M].北京:科學出版社，2012：215-238.

[12]陳剛.鎖相環路的相位噪聲分析[J].機械與電子，2009（3）：112-113.

[13]楊沛，張磊，王平連，等.鎖相環相位噪聲的研究與仿真[J].電子測量技術，2003，32（4）:35-37.

[14]張建斌.鎖相與頻率合成[M].北京:科學出版社，2011.

[15]Gardner F M.Phaselock Techniques[M].3版.姚劍清，譯.北京:人民郵電出版社，2007.

The research of frequency synthesizer of PLL circuit based on PE3236

SUN Jia-xing1，DU Qi-fei2，SUN Yue-qiang2，LIU Cheng2
（1.University of Chinese Academy of Sciences，Beijing 100049，China；2.National Science Space Center，Chinese Academy of Science，Beijing 100190，China）

This paper presents a project design application for the L band frequency synthesizer.Also it propose the realized of the PLL circuit is based on PE3236.In order to satisfy the relation between the loop output phase noise，loop lock time andthe PLL loop width.The experiment and application show that this design can be applicative on the front-end satellite receiver navigation， also the frequency synthesizer has good performance，and appropriate for the actual requirement.

phase lock loop；frequency synthesizer；loop width；phase noise；lock time

TP302

：A

：1674－6236（2017）05-0074-05

2016-03-19稿件編號：201603237

孫家星（1992—），男，山東德州人，碩士研究生。研究方向：射頻電路設計。