逐次逼近模數轉換器專利技術分析

荊蘇丹 吳朝燁

（國家知識產權局專利局專利審查協作河南中心，河南鄭州 450000）

逐次逼近模數轉換器專利技術分析

荊蘇丹 吳朝燁

（國家知識產權局專利局專利審查協作河南中心，河南鄭州 450000）

逐次逼近（SAR）模數轉換器（ADC）是采樣率低于5Msps的中等至高分辨率應用的常見結構，具有中等精度、低功耗、低成本的ADC，占據了廣闊的應用市場。本文介紹逐次逼近ADC的基本概念，并結合現有的國內外專利，分析當前逐次逼近模數轉換器的發展狀況及技術路線。

逐次逼近；模數轉換；ADC；比較器

1 逐次逼近ADC的基本概念

隨著信息技術的快速發展，A/D轉換器被越來越多地運用在通信領域及數字信號處理領域，并逐漸向低功耗、高速度和高精度方向發展前進。∑△A/D轉換器和Flash A/D轉換器，分別滿足高精度、高度兩個指標。逐次逼近模數轉換器（SAR ADC）具有低功耗、小尺度、中等精度等綜合優勢，被廣泛地應用在數據/信號采集器、工業控制、醫療儀器、筆輸入量化器等領域［1］。

逐次逼近模數轉換器也稱為二進制搜索A/D轉換器，其用一個D/A轉換器產生模擬信號來近似輸入信號。逐次逼近A/D轉換器包括1個采用保持電路、1個D/A轉換器和1個控制D/A轉換器的數字處理器及比較器，具體結構如圖1所示。具體來說，一個SAR ADC完成一次轉換需要經歷2個階段，第一個階段是采樣，一般需要第1個時鐘周期T，第2個階段是信號轉換，其中需要將采集到的模擬信號逐次轉換成數字信號。

圖1 逐次逼近模數轉換器結構圖

2 逐次逼近ADC的發展狀況

逐次逼近模數轉換器（SAR ADC）的結構最早是在1946年由貝爾實驗室的J.C.Schelleng提出的；而現在研究最多的電荷重分配則是由加州大學伯克利分校的J.Mc?Creary等在1970年提出的。雖然SAR ADC提出比較早，但發展卻比較慢。但是，當市場對較低功耗的模數轉換器需要越來越大的時候，逐次逼近模數轉換器才有了較大的改進和發展。

2.1 異步SAR ADC

在比較器中進行比較之后不等復位時鐘的到來，即刻進行DAC的電荷重分配，這樣的好處是能夠更好地優化比較器所花費的時間。該異步SAR ADC，由于硬件成本較低，在2006年以后才有大規模的異步SAR ADC［2］。

2.2 流水式SAR ADC

這種SAR模數轉換器的好處在于兼顧高度和低功耗的優點。該轉換器最早是在2002年被提出的。在2008年以后，開始有大規模的改進和發展。

2.3 多比特SAR ADC

這種SAR模數轉換器能夠量化2個及以上的比特數據，因此能夠成倍地加快量化速度。多比特SAR ADC開始于1990年，而在2008年以后才有了較大的改進。

2.4 低功耗SAR ADC

這種ADC的本身結構決定了其低功耗的特性。該SAR ADC起源于1978年，同樣是在2008年以后在精度和功耗上有了較大改進。

3 逐次逼近ADC技術重要申請人的技術路線

由于松下電器產業株式會社在模數轉換器領域重要的生產廠家，其技術走在該行業的前列，因此選擇松下電器產業株式會社作為本領域的重要申請人，對其專利申請進行梳理，分析其在逐次逼近模數轉換器領域的申請情況及技術發展路線。

專利申請（JP 2002374169A，20010613），提出了一種逐次逼近型A/D轉換器，其中該專利申請減少電容器所對應的第二模擬開關中的導通開關的較大加權，從而減少電容器的時間常數，以此來縮小各個電容器之間的時間常數。因此，其通過縮短電荷再分配所需的時間，從而來提高模數轉換的速度。

然而，當模數轉換器能夠按照多個頻率來進行操作時，首先要考慮高性能的比較器，從而實現高速度的正常操作。然后，當模數轉換器以低頻率的時鐘來進行操作時，這時高性能比較器顯得比較浪費，過度地增大了電流消耗。專利申請（JP2006310931 A，20050426）針對上述問題，公開了一種逐次逼近型A/D轉換器，當用于停止基準電壓產生電路的操作電路被提供時，能夠在采樣階段不需要供應基準電壓的時間間隔內，停止基準電壓產生電路，從而能夠極大減少電流消耗。

由于在以往的逐次逼近型AD轉換器中，由于控制電壓的切換使電荷從電源移動到接地，因此難以降低逐次逼近型AD轉換器的功率消耗。專利申請（JP2011188240 A，20100309）提供了一種逐次逼近型AD轉換器，將電容陣列分割成上行電容陣列（n個電容陣列）和下行電容陣列（n個下行電容），并分別控制上行電容陣列及下行電容陣列。由此能夠降低電容式AD轉換器中的消耗功率，因此能夠降低逐次比較型AD轉換器的消耗功率。

以往的技術中，逐次逼近型AD變換器取樣時鐘SCK及內容時鐘ICK是基于具有比取樣時鐘SCK及內部時鐘ICK的頻率高的高速時鐘而生成的。而且，由于存在有因PVT偏差（制造偏差、電源電壓偏差、溫度偏差）而導致比較時間及電荷再分配時間發生變動的可能性，因此需在考慮比較時間及電荷再分配時間的最壞情形的基礎上設定取樣時鐘SCK及內部時鐘ICK各自的高電平期間和低電平期間。因此，難以進行取樣時鐘SCK及內部時鐘ICK的高速化。專利申請（JP2011211371 A，20100329）針對上述問題對逐次逼近型AD變換器，能夠確保取樣時鐘的第1電壓電平期間，并能夠將內部時鐘的n個第1電壓電平期間收納于取樣時鐘的第2電平電壓期間內，并且能夠將從取樣時鐘的第2電壓電平期間的各個中減去內部時鐘的n個第1電壓電平期間后所獲得的剩余期間作為內部時鐘的（n-1）個第2電壓電平期間而進行大致均等地分配，能夠易于在內部時鐘（n-1）個第2電壓電平期間的各個中確保電荷再分配時間。

由于在具備電容DAC的逐次逼近AD轉換器中進行電容的小型化，然而失配精度變差，不能生成正確的以二進制比率加權的電容值，特別是與高位比特對應的電容的相對精度變差，會給AD變換精度變差帶來較大的影響。雖然用大電容來改善失配精度，但電容的DAC的大電容化會招致AD變換器整體的面積變大及電力變高。針對上述問題，專利申請（JP2013000513830A，20110803）提出了一種提高失配精度的逐次逼近型AD轉換器，主要通過補正高位冊DAC的電容失配，即使在比較器中存在偏置，也能補正高位側DAC與低位側DAC的加權誤差。因此，即使用小電容也能實現高精度的AD變換器。

從松下電器產業株式會社的逐次逼近型模數轉換器專利申請歷程發現，該公司關于模數轉換器的一些重要或高質量的申請都在包括中國在內的多個國家申請專利，而且整體的發展方向都是面向低功耗和高精度的模數轉換器。

［1］孫彤.低功耗逐次逼近模數轉換器的研究與設計［D］.北京：清華大學，2008.

［2］黃海.低壓、低功耗、高精度的逐次逼近型ADC設計［D］.成都：電子科技大學，2013.

Analysis of Patent Technology of Successive Approximation ADC

Jing SudanWu Chaoye

（Patent Examination Cooperation Center of the Patent Office，SIPO，Henan，Zhengzhou Henan 450000）

Successive approximation(SAR)analog to digital converter(ADC)is a common structure for medium to high resolution applications with a sampling rate of less than 5 Msps,ADC with medium precision,low power con?sumption and low cost has occupied a broad application market.This paper introduced the basic concept of the Suc?cessive approximation ADC,and analyzed the development situation and the technology route.

successive approximation；analog-to-digital；ADC；comparator

TN792

A

1003-5168（2017）02-0037-02

2017-01-17

荊蘇丹（1988-），女，碩士，研究實習員，研究方向：程序設計與模數轉換；吳朝燁（1990-），女，碩士，研究實習員，研究方向：程序設計與模數轉換（等同于第一作者）。