小衛星數傳基帶數據處理通用集成平臺設計

張敬一 歐民 毛志毅 劉志佳

(1 航天東方紅衛星有限公司，北京 100094) (2 中國空間技術研究院西安分院，西安 710100)

?

小衛星數傳基帶數據處理通用集成平臺設計

張敬一1歐民2毛志毅1劉志佳1

(1 航天東方紅衛星有限公司，北京 100094) (2 中國空間技術研究院西安分院，西安 710100)

以傳統小衛星數傳分系統中對有效載荷數據進行處理的基帶數據處理設備及系統管理控制單元為基礎，采用高速串行數據線、高集成模塊化數字電路、高速大容量存儲模塊集成、機電協同設計等技術，設計了一種數傳基帶數據處理通用集成平臺。與傳統小衛星數傳分系統同功能設備與線纜設計相比，體積減小約82%，質量減少約75%，功耗降低約50%，能滿足小衛星體積和質量小、功耗低的需求。此外，數據流優化設計可使固態存儲利用率提升14.3%。文章提出的通用集成平臺設計可為小衛星數傳分系統的集成設計提供參考。

小衛星；數傳基帶數據處理；通用集成平臺；高速串行數據線；高集成模塊化數字電路

1 引言

作為小衛星有效載荷獲取數據在軌處理、對地傳輸處理及數傳系統管理控制的核心功能，數傳基帶數據處理直接關系到有效載荷獲取數據的質量和應用效能，成為小衛星應用的關鍵功能之一。目前，國內外傳統小衛星系統設計受電子元器件、材料、芯片功能密度等制約，采用“機箱與線纜”結構，將小衛星各獨立功能模塊設計為單機，相關單機由線纜連接形成分系統。這種設計雖然具有功能獨立調試、交叉備份冗余和交叉搭接等優點，但也帶來小衛星單機設備眾多、連接設備的線纜龐雜等缺點，導致分系統及整星尺寸、質量、功耗、成本大幅增加，從而限制了小衛星在功能比和效能比上的優勢。近年來，微電子、微納米材料、數字集成電路、微機電等高新技術得到長足的發展，國際小衛星領域逐漸向通用化、集成化、小型化發展，提出現貨式、插板式等新型集成通用衛星系統設計。為適應小衛星“小而精、強”的發展需求[1]，數傳基帶數據處理要從傳統設計向小型一體化、多功能、可擴展的通用集成平臺設計轉變。

在我國傳統小衛星數傳基帶數據處理設計的基礎上，本文采用基于底板的模塊化設計、適應多種任務載荷的通用化設計和基于仿真和實驗數據庫的機電協同設計，提出一種小型數傳基帶數據處理通用集成平臺設計。通用集成平臺設計經過實際平臺產品驗證，在功能涵蓋全面的同時，其重要性能參數比傳統設計有較大提升。

2 通用集成平臺設計與傳統設計對比

小衛星數傳基帶數據處理能實現載荷數據模數轉換、數據壓縮、高級在軌系統(AOS)幀格式封裝、數據存儲和回放、信道編碼、數據加密、加擾等處理功能，以及對數傳系統供配電、遙控執行、遙測收集等管理控制數據處理功能。在傳統設計(見圖1)的基礎上，本文提出了一種數傳基帶數據處理通用集成平臺設計(見圖2)。與傳統設計相比，本文的設計將具有獨立功能的設備集合演變為將任務、功能、資源統一調度管理的集成平臺系統，不僅能明顯減小體積和質量，降低功耗，還能通過該平臺提供功能擴展或裁減，使系統功能選擇靈活便利，可滿足不同小衛星對數傳基帶數據處理的需求。

3 通用集成平臺設計特點及關鍵技術

本文的通用集成平臺設計具有以下3個特點：①基于底板的模塊化集成設計，將傳統數傳基帶數據處理設備及其之間線纜的功能集成設計為單機平臺各功能單板與底板；②適應多種任務載荷的通用化設計，即為適應不同小衛星載荷數據處理和傳輸需求，將平臺系統軟硬件進行通用化設計；③基于仿真和實驗數據庫的機電協同設計，即將先進的軟件仿真、實驗數據庫等電子信息化方式與平臺研制有機結合的機電協同設計。

3.1 基于底板的模塊化集成設計

基于底板的模塊化集成設計，是將數傳控制單元、載荷數據處理器、壓縮編碼器[2]、數據處理器[3-4]、固態存儲器等數傳基帶數據處理設備及它們之間的線纜(見圖1)，設計為圖2中的平臺功能單板與平臺底板。功能單板是指數傳遙控遙測通信板、供配電板和基帶數據處理板。其中，基帶數據處理板主要包括：信源數據處理板，具有模數轉換或壓縮編碼功能；固態存儲板，具有數據存儲和回放功能；信道數據處理板，具有AOS格式封裝、信道編碼、數據加密、加擾功能。平臺底板是平臺各功能單板間供配電走線及接插件，控制信息流交互(遙控、遙測)走線及接插件，以及數據信息流交互(數傳基帶數據流)走線及接插件的集合板。以下3項關鍵技術對實現該設計提供重要基礎。

1)多類型高密度集成線路板技術

在通用集成平臺設計中，平臺供配電線路、遙控遙測線路沿用傳統設計使用的電源線、地線、晶體管-晶體管邏輯電平(TTL)線、低電壓差分信號(LVDS)線、RS485總線等低頻線路。在傳統設計中，數傳基帶數據線采用并行低頻LVDS線，而LVDS線接插件及線纜繁密復雜，接口芯片體積大，傳輸速率受到晶振資源限制，已不適用平臺傳輸需求。基于TLK2711的高速串行線為高頻數據線，每對接頭有效數據傳輸速率可達1.6 Gbit/s，線纜2根，接插件僅為雙孔接插，已用于高速率載荷與數傳系統間高速數據傳輸[5-7]，因此，通用集成平臺采用TLK2711的高速串行數據線[8]作為數傳基帶數據線。

通用集成平臺底板須將多種低頻線和高頻線依據各單板間連接需求進行布線集成，并為每塊功能單板提供整齊的接插位置。為實現平臺底板多類型高密度集成設計，采用多層板設計，設置單獨的地線層和電源層，并使信號具有足夠寬的返回路徑；低頻線和高頻線按照每種線路的需求進行分層布線；低頻線TTL線與LVDS線之間為避免信號干擾進行隔離設計，低頻線與高頻線之間采用鋪銅處理，以加強高低頻信號隔離。最終，底板針對每塊功能單板提供低頻并行和高頻串行高密度接插件(見圖3)。

2)高集成模塊化數字電路技術

傳統設計中大量采用成熟數字信號處理(DSP)芯片、數據線等實現特定功能，使電路規模較大，已不適用于通用集成平臺的功能單板模塊化設計需求。隨著FPGA換代升級，一方面，數字電路規模增加可支持開發者在其內部設計模塊；另一方面，FPGA內部固有的專用硬件資源，可根據用戶配置參數自動生成設計需要的IP模塊，包括用于產生工作時鐘的數字通信模塊(DCM)、用于存儲中間數據的FIFO和ROM、用于計算的DSP48等，這使得成熟模塊產品+外圍電路設計可轉化為FPGA內部模塊化集成設計。傳統壓縮編碼功能由ADV212芯片+外圍FPGA設計+緩存+電路等組合實現[9]，在通用集成平臺設計中，選用高性能FPGA，在其中設計、生成、使用壓縮數據格式處理、壓縮算法、緩存等模塊，通過FPGA內部資源實現完整壓縮處理功能[10]。同樣的，其他功能單板中可由高性能FPGA內部模塊替換的都采用內部模塊，這樣可使各功能單板集成度顯著增加，明顯減小質量、體積和功耗。另外，考慮在軌單粒子效應，優先選用抗輻照條件超過使用環境的FPGA產品。從軟件設計出發，FPGA程序設計中加入多模冗余算法[11-12]，以降低單粒子效應對器件運行的影響。

3)高速大容量存儲模塊集成技術

為了實現單板級高速大容量固態存儲器產品，從Flash模塊設計入手，選用同步與非(NAND)方式的大容量存儲顆粒，以三維疊層封裝工藝完成存儲塊封裝，增大單位面積內存儲顆粒數量，將這些存儲塊封裝為單片Flash。采用三維疊層封裝工藝，使單片Flash體積、質量減小的同時，可使容量從16 Gbit提高到256 Gbit。固態存儲板設計為在平臺功能單板內布設12塊Flash芯片存儲陣列，每片都與FPGA連接；磁性隨機存儲器(MRAM)作為存儲固態存儲映射表和重要數據的載體，也直接與FPGA相連；外部數據通過TLK2711接口芯片進入FPGA；CPU通過地址數據總線與FPGA互聯。FPGA可完成地址管理單元、輸入處理、輸入直接內存存取(DMA)通道、輸出處理、輸出DMA通道和工作表動態區等板內外數據處理功能。CPU用于控制固態存儲器的各個工作模式及管理存儲的數據文件，也可通過FPGA的譯碼完成對MRAM的訪問并改寫其數據。FPGA也可以根據需要自行訪問MRAM只讀取數據。使用此種高速大容量存儲模塊集成技術設計固存單板可以實現3 Gbit/s數據寫入，1.2 Gbit/s讀取，總存儲容量可達3 Tbit，體積、質量、功耗較傳統設計大大減小，可滿足平臺單板設計需求。

高速大容量存儲模塊集成須同時考慮空間單粒子效應防護設計，生產中盡量選用優于環境要求的存儲顆粒，并在封裝工藝中加入防輻射材料；在軟件設計上，增加外圍錯誤檢測與糾正(EDAC)電路[13]，或采用RS與卷積級聯[14]方法，以有效減少單粒子翻轉后的存儲數據誤碼。

3.2 適應多種任務載荷的通用化設計

適應多種任務載荷的通用化設計，使通用集成平臺能適應前端不同載荷數據輸出要求，將載荷數據轉化為數傳基帶通用標準化數據進行處理，最終以通用標準化數據通過數傳對地通道或數傳中繼通道下傳。通用集成平臺數據處理選用CCSDS建議的AOS協議，處理后輸出AOS格式數據，可根據通道部分能力選用基于TLK2711的串行數據線和LVDS并行數據線接口。對于前端通用化設計，須根據不同載荷要求進行詳細設計。一般，載荷輸出要求包括4種情況：載荷輸出形式不同、數據率量級不同、多載荷同時輸出和數據率是否穩定。對于載荷輸出形式不同，通用集成平臺可根據載荷輸出的模擬信號，選配模數轉換模塊，產生基帶數字信號。對于數據率量級不同，對高速率載荷數據選配壓縮處理模塊，以適應信道數據傳輸速率要求。因此，通用集成平臺外部前端輸入接口可根據載荷需要選用模擬信號同軸電纜接口，也可以選用基于TLK2711的串行數據線接口或LVDS并行數據線接口。對于多載荷同時輸出和數據率是否穩定2種情況，采用以下2種關鍵技術來實現適應多種任務載荷的通用化設計。

1)通用集成平臺內基帶通用數據流設計

在傳統設計中，選用AOS協議[15]格式處理基帶數據，由于基帶設備間采用LVDS并行線傳輸，對多種載荷任務選取獨立且固定的處理板和傳輸線方式，從物理上將不同載荷數據隔離進行數據格式處理，最終送往通道下傳。通用集成平臺同樣選用AOS幀，內部功能板之間采用基于TLK2711的高速串行數據線，在串行傳輸前必須將不同載荷數據進行區分，以保證最終可以區分不同載荷的AOS格式幀。AOS協議可支持對基帶數據分包、位流、虛擬信道訪問、虛擬信道操作控制域、虛擬信道幀、主信道幀、插入等7種業務處理，最終形成AOS幀，與接收端完成異步、同步、周期3種業務類型的AOS鏈路通信。功能單板間串行數據傳輸前，根據AOS協議對基帶數據完成主信道幀業務，即除插入業務外的其他業務；固態存儲板存儲主信道幀業務生成的主信道幀，在傳輸給通道前完成插入業務，形成完整AOS格式幀。通用集成平臺設計與傳統設計的完整AOS幀都為1024 byte，傳統設計將完整AOS幀存入固存，而通用集成平臺設計將主信道幀(896 byte)存入固存，插入業務(128 byte)最后填充，這樣既能保證平臺內部串行傳輸各類載荷數據不串雜，又可提升固存有效存儲數據率。

2)自適應變數據率存儲技術

有些載荷產生固定數據率，有些載荷產生變化數據率，它們分時或同時工作都會帶來數據率的變化。通用集成平臺設計中采用自適應變數據率存儲技術，選用固存將變速率數據轉換為穩定速率數據，因此固存具備載荷輸入數據變速率存儲能力。前端功能板處理的載荷數據(主信道幀)，通過內部基于TLK2711的高速串行數據線輸入至固態存儲板；固態存儲板1個或多個TLK2711接口芯片與固存板FPGA直接連接，TLK2711接口芯片接收到的串行數據轉換為16 bit并行數據及門控信號，輸入給FPGA中的輸入處理模塊；輸入處理模塊根據TLK2711接口芯片輸出門控選擇保留有效數據，將有效數據進行數據復接，恢復出主信道幀，按照數傳通道虛擬信道分配，對載荷數據進行打包，輸入到模塊緩存區；緩存區根據載荷數據變化范圍進行上限閾值設定，保證滿足載荷突發高數據率需求，在緩存區輸出端采用固定窗口機制，以穩定高數據率進行數據存儲。通過自適應變數據率存儲技術，將可變時鐘域下的輸入數據變為固態存儲板內部穩定時鐘域下的數據，完成自適應變速率存儲。此外，與傳統設計固態存儲器存儲通道空幀相比，通用集成平臺固態存儲板只記入有效數據，能顯著提高存儲效率。

3.3 基于仿真和試驗數據庫的機電協同設計

小衛星傳統研制流程在試驗、時間和設計成本上，已經無法面對通用集成平臺設計帶來的集成設計、短期驗證與高效生產需求。通用集成平臺研制流程設計基于仿真和試驗數據庫的機電協同設計，通過專業仿真工具進行產品設計預判和改進，建立伴隨產品全過程的仿真、試驗、生產數據庫，對產品設計性能、狀態進行綜合分析，這些關鍵技術在小衛星單板和單機兩個設計層面得到有益實踐。

1)單板機電協同設計關鍵技術

在通用集成平臺的各功能單板設計中，FPGA作為主要數字電路功能模塊，在集成開發環境Xilinx ISE14.7使用VHDL語言開發，Mentor Modelsim 10.0c進行仿真驗證，選擇高速仿真用計算機和泰克(TEK)深存儲數字示波器作為調試工具，仿真與調試分別建立數據庫，通過相互迭代的方式進行FPGA內部模塊化集成設計。

通用集成平臺單板設計采用明導國際(Mentor Graphics)提出的Expedition Enterprise新型印制電路板(PCB)生產設計流程，在適應PCB設計功能增強、線路繁密的同時，向低功耗、小質量和小體積的方向發展，將先進的PCB設計技術與數據庫和設計數據管理相組合，在各類基礎數據庫的基礎上，圍繞結構設計、電路設計與數據統一管理，建設機電協同設計環境，通過數字樣機提前實現干涉檢驗，降低設計過程中數據傳遞的錯誤率，減少機電配裝反復，同時提高生產與設計全過程的可視化，能有效縮短設計周期，降低設計成本。

2)單機機電協同設計關鍵技術

單機層面主要對熱、抗輻照等通用集成平臺整體特性進行機電協同綜合設計(見圖4)。在通用集成平臺熱設計中，通過大量試驗結果建立對元器件、印制板、機殼等的熱特性數據庫，利用數據對整機進行熱仿真驗證，如滿足指標進行實物試驗，最后進行仿真與試驗結果對比綜合評價，從而在較短的時間內對平臺內部大功率DC/DC、高熱耗電路板、機殼迭代熱設計，實現整機綜合熱設計最優化，圖5為單板仿真溫度分布。

在通用集成平臺抗輻照設計中，盡量選用對輻照不敏感器件或經過抗輻照試驗產品。對于不可避免的敏感器件，如FPGA、Flash，從單機設計角度，在物理上對敏感器件表層封裝抗輻照材料，將其所在板布局在平臺中間位置，對單板抗輻照參數建立等效鋁模型，進行單機抗輻照模型仿真試驗，以驗證物理防護可行性。

4 設計驗證

本文設計的數傳基帶數據處理通用集成平臺，可集成數模轉換、數據壓縮、數據存儲與回放、AOS幀格式封裝、加密、信道編碼、加擾等數傳基帶數據處理和系統供電與信息管理功能，通過鑒定產品與在軌衛星充分驗證，該平臺的功能可完全覆蓋我國現有小衛星對數傳基帶數據處理的需求。綜合考慮我國數傳系統傳統單機設計[2，4]的各項參數，與本文設計的通用集成平臺進行對比，結果如表1所示。

表1 2種設計對比Table 1 Comparison between two kinds of design

5 結束語

本文設計的小衛星數傳基帶數據處理通用集成平臺，具有基帶處理功能完備、集成度高、通用性強、小型化、生產研制過程優化等特點，可滿足目前我國各類型小衛星對數傳基帶數據處理的需求，可為未來小衛星數傳系統設計提供參考。后續將深入開展基于新一代高速串行總線標準(VPX)架構等的數傳基帶數據處理平臺研究，為研制更高性能、具有通用化、智能化、小型化特點的小衛星數據處理與傳輸系統作技術支撐，利用高新技術不斷提升小衛星在軌數據處理與傳輸能力。

References)

[1] 李立，鄭小松，黃普明.衛星高速數據處理與傳輸技術的發展趨勢[C]//2011年小衛星技術交流會論文集.北京：航天東方紅衛星有限公司，2011：340-344

Li Li, Zheng Xiaosong, Huang Puming. Development trend of on-board high-rate data processing and transmission technology [C]//Proceedings of 2011 Small Satellite Technology Exchange Conference. Beijing：DFH Satellite Co., Ltd.， 2011：340-344 (in Chinese)

[2]王繼東，羅武勝，魯琴.基于DSP和FPGA的衛星數據壓縮機的研制[J].計算機工程與應用,2007, 43(27):105-107

Wang Jidong, Luo Wusheng, Lu Qin. Development of satellite data compression equipment based on DSP and FPGA [J]. Computer Engineering and Applications, 2007, 43(27): 105-107 (in Chinese)

[3]范海礁.AOS空間站數據系統關鍵技術研究[D].西安：西北工業大學，2006

Fan Haijiao.Pivotal technology of AOS space station data system [D]. Xi’an: Northwestern Polytechnical Uneversity, 2006 (in Chinese)

[4]趙妍.高速數據復接器[D].西安：西安電子科技大學，2007

Zhao Yan. High rate data multi-connect encoder [D]. Xi’an: Xidian University, 2007 (in Chinese)

[5]張達，徐抒巖.基于TLK2711的高速圖像數據串行傳輸系統[J].微計算機信息，2009，12(1/2)：284-286

Zhang Da, Xu Shuyan. High-speed serial transmission system for image data based on TLK2711 [J]. Microcomputer Information, 2009, 12(1/2)： 284-286 (in Chinese)

[6]路朋羅，李永昌，金龍旭.高空間分辨率大視場遙感相機圖像的高速高可靠傳輸系統研究[J].光電子激光，2015，26(7)：1364-1373

Lu Pengluo，Li Yongchang，Jin Longxu. A high-speed and high-reliability transmission system for the high resolution and large field TDICCD camera [J]. Journal of Optoelectronics Laser, 2015, 26(7): 1364-1373 (in Chinese)

[7]張媚，杜輝，關暉.基于TLK2711的遙感衛星高速串行載荷數據接口設計[J].航天器工程，2015,24(6)：13-19

Zhang Mei, Du Hui, Guan Hui. Design of satellite high-speed data interface based on TLK2711 [J]. Spacecraft Engineering, 2015, 24(6): 13-19 (in Chinese)

[8]倪建軍，李濤，王建宇.基于TLK2711的高速串行全雙工通信協議研究[J].電子設計工程，2013,21(10)：76-80

Ni Jianjun, Li Tao, Wang Jianyu. Study of high-speed duplex communication serial data transmission based on TLK2711 [J]. Electronic Design Engineering, 2013, 21(10)：76-80 (in Chinese)

[9]陳美建.基于ADV212的星載圖像壓縮系統的設計與實現[D].西安：西安電子科技大學，2011

Chen Meijian. Design and realization satellite on board image compression system based on ADV212 [D]. Xi’an: Xidian University, 2011 (in Chinese)

[10] 肖君壽.基于高性能FPGA的圖像處理實例設計及硬件實現[D].上海：復旦大學，2013

Xiao Junshou. Design and hardware realization of image processing based on high capability FPGA [D]. Shanghai: Fudan University, 2013 (in Chinese)

[11]Li Lei，Hu Jianhao. Joint redundant reside number systems and module isolation for mitigating single event multiple bit upsets in data path [J].IEEE Transactions on Nuclear Science, 2010， 57(6)： 3779-3786

[12]Li Lei，Hu Jianhao. Redundant reside number systems based radication hardening for data path [J]. IEEE Transactions on Nuclear Science, 2010， 57(4): 2332-2343

[13]王黨輝，何花，辛明瑞.一種自主恢復的高可靠存儲控制器設計[J].西北工業大學學報，2013，31(3)：429-434

Wang Danghui, He Hua, Xin Mingrui. Design of an automatic recovery memory controller [J]. Journal of Northwestern Polytechnical University, 2013， 31(3): 429-434 (in Chinese)

[14]曾湘文.RS與卷積級聯的編解碼FPGA實現[D].成都：電子科技大學，2010

Zeng Xiangwen. RS and convolution concatenated coding and decoding realization by FPGA [D]. Chengdu: University of Electronic Science and Technology of China，2010 (in Chinese)

[15]鄭娟，祝彬，陸靜.AOS(高級在軌系統)協議跟蹤研究[J].航天標準化，2016(4):33-39

Zheng Juan, Zhu Bin, Lu Jing. AOS (advanced orbiting system) protocol tracking research [J]. Aerospace Standardization, 2016(4): 33-39 (in Chinese)

(編輯：夏光)

Universal Integrated Platform Design for Data Transmission Baseband Data Processing of Small Satellite

ZHANG Jingyi1OU Min2MAO Zhiyi1LIU Zhijia1

(1 DFH Satellite Co., Ltd.， Beijing 100094, China) (2 China Academy of Space Technology (Xi’an)， Xi’an 710100， China)

Based on the baseband data processing device for payload data and system management control unit in the traditional small satellite DTS (data transmission system)，a universal integrative platform is designed.In the platform,some new technologies are used such as high-speed serial data transmission line，highly-integrated blocking digital circuit，integrated high-speed mass block memory， mechanical and electrical cooperative design and so on. Compared with the traditional design with the same fuctions device and cable design, the platform reduces cubage to 82%, mass to 75% and consumption to 50%, and can satisfy the requirements of small satellite for smaller cubage, lighter weight and lower consumption. Besides, optimal design of data stream makes the efficiency of solid state memory increase 14.3%. The platform proposed above provides a reference for the integrated DTS design of small satellite.

small satellite； data transmission baseband data processing； universal integrated platform； high-speed serial data transmission line； highly-integrated blocking digital circuit

2016-08-29；

2017-01-16

國家重大航天工程

張敬一，男，碩士，工程師，研究方向為小衛星數傳通信總體設計。Email：zjydeyouxiang@163.com。

V443.1

A

10.3969/j.issn.1673-8748.2017.01.012