一種結構簡單的新型CMOS欠壓保護電路*

王慧麗,馮全源

(西南交通大學信息科學與技術學院微電子研究所,成都 611756)

一種結構簡單的新型CMOS欠壓保護電路*

王慧麗,馮全源*

(西南交通大學信息科學與技術學院微電子研究所,成都 611756)

分析了兩種傳統欠壓保護電路的工作原理及優缺點,在此基礎上提出一種新穎的欠壓保護電路。電路采用電流比較的方式,不依賴比較器、基準電源等輔助結構,結構簡單,具有良好的獨立性和穩定性;此外,有源器件中僅使用了MOS管,工藝實現容易,更便于集成。仿真結果表明,當電源電壓在2.5 V～3.0 V之間變化時,電路欠壓保護功能正常,并具有90 mV的遲滯,可有效防止電源電壓波動引起的誤觸發。

欠壓保護;獨立;工藝易實現;遲滯

隨著科學技術的發展,各種消費電子產品越來越深刻地影響著人們的工作、生活,而任何電子設備都離不開穩定的電源。工作在電壓較低的條件下,芯片雖然不會被燒毀,但是如果長時間工作在低電壓條件下,將對芯片產生不良影響,導致芯片的穩定性和壽命都大打折扣,因此需要欠壓保護電路來避免這種不利的工作條件[1]。欠壓保護電路的基本要求是:當電源電壓低于保護的閾值電壓時,保護電路將自動關斷芯片并鎖存,而且帶有一定的遲滯量,以防止電源電壓波動時引起輸出信號異常跳動[2]。

傳統欠壓保護電路通常需要比較器、帶隙基準等輔助結構,獨立性和穩定性不佳,而且需要大量使用三極管,不便于集成。針對這一問題,本文提出了一種新型欠壓保護電路,電路結構簡單,不需要帶隙基準結構和比較器電路,僅采用純CMOS工藝就能實現,便于集成在功率集成電路或各種單片電源芯片中。

1 傳統欠壓保護電路

1.1 比較器欠壓保護電路

文獻[3]采用的是含比較器的欠壓保護電路,如圖1所示。

圖1 比較器型欠壓保護電路架構圖

其具體工作原理是:用電阻分壓網絡對電源電壓VDD進行采樣得到采樣電壓VS,將其與基準電壓Vref進行比較,輸出欠壓鎖存信號UVLO_OUT,來控制電路系統的關斷與否,其中遲滯電壓比較器還能保證閾值電壓存在一定的遲滯量。

這種結構工作原理簡單,其中的基準和比較器電路均可采用現有的成熟結構,但其致命的缺點也由此產生:通常情況下,當電源電壓過低時,比較器由于偏置電流的問題將不能正常工作,基準也面臨著非正常工作的風險,這將嚴重制約著保護電路的可靠性。

1.2 BiCMOS欠壓保護電路

BiCMOS欠壓保護電路因其不含比較器、低溫度漂移等諸多優點,在近年來的芯片中被廣泛采用[1,4-5]。其基本思想是:將輸入電源電壓轉化成電流信號,與基準電流進行比較,從而輸出邏輯控制信號對系統進行欠壓保護。圖2所示是采用三極管的BiCMOS欠壓保護電路,其具體工作原理如下:R3、Q2、Q4管構成widlar電流源,產生基準電流IREF;R1、Q1、Q2管構成電源電壓采樣電路,將電源電壓轉換成電流信號IVIN,經過Q3、M1、M2的鏡像作用,與IREF進行比較。當VIN很小時,IVINIREF,反相器I1輸入電壓被拉高,UVLO_OUT=1,系統擺脫欠壓鎖存狀態正常工作。其中,M3、R2起到遲滯作用。IVIN=IREF時對應的電源電壓值即為欠壓保護的閾值電壓Vthreshold,其具體值如式(1)所示。

圖2 BiCMOS欠壓保護電路

(1)

式中:n為三極管Q4與Q2發射結面積的比值。閾值電壓Vthreshold具有類似帶隙的溫度特性,因而能保證該欠壓保護電路在溫度范圍內的良好性能。此外,由于采用電流比較的思路,電路中不含電壓比較器,較之上節介紹的比較器型欠壓保護電路,穩定性有所提高。然而,電路中大量使用三極管,增加了芯片面積,不利于集成;而且一般的應用場合,對欠壓保護的溫度特性要求不高,因此,大量使用三極管的帶隙基準結構不是特別必要。

2 新型欠壓保護電路

針對上述兩種傳統欠壓保護電路存在的缺點,本文提出了一種新型欠壓保護結構。該結構的基本思想是:利用MOS管的伏安特性,將電源電壓轉化為電流信號,與自偏置產生的基準電流進行比較,從而輸出數字邏輯信號,對系統進行欠壓保護。具體電路如圖3所示,該電路主要由以下3個部分組成:M1～M4管和R1組成偏置電流產生電路;M5～M7管和R2組成啟動電路;M8～M16管、施密特觸發器I1以及反相器I2組成欠壓保護核心電路。

圖3 新型欠壓保護電路原理圖

2.1 啟動與偏置電路:

系統上電階段,M6管、R2支路首先導通,產生的電流鏡像到M5管支路,從而拉高M1和M2管的柵極,使偏置電流產生電路擺脫簡并態,開始工作。偏置電路正常工作后,M7管導通,M6管柵極被拉高,啟動電路關閉。

M1、M2的寬長比之比為8∶1,令kn=μnCox,得到M1和M2管的電流公式分別為式(2)和式(3)。

(2)

(3)

M3、M4的電流鏡作用使得:I1=I2=I。

M1和M2管的柵源電壓之間又存在著以下關系:

VGSM2=VGSM1+IR1

(4)

將式(2)和式(3)代入式(4)中,解出偏置電流的表達式如式(5)所示,該電流與電源電壓無關,作為欠壓保護電路的偏置電流。

(5)

2.2 欠壓保護核心電路

核心電路中,電流鏡M3、M14、M15的寬長比之比為1∶1∶1。當電源電壓VDD較小時,M12管柵極電壓較低,電流驅動能力較弱,施密特觸發器I1輸入電壓被M14管拉高,UVLO_OUT=1,電路處于欠壓鎖定狀態,M16管導通。

當VDD逐漸升高時,M12管柵極電壓逐漸增大,M12管電流驅動能力隨之增強。當M12管的下拉電流等于M14管和M15管的電流之和2I時,施密特觸發器發生翻轉,UVLO_OUT=0。M12管的電流為:

(6)

對M13、M12通路由KVL可得:

VDD=VSGM13+VGSM12+VDSM11

(7)

將式(6)代入式(7)中,可得到翻轉點對應的電源電壓,即欠壓保護電路的閾值電壓,其具體值為:

(8)

當VDD由高變低時,M12管柵極電壓逐漸減小,M12管電流驅動能力隨之減弱,當其下拉電流等于M14管電流I時,施密特觸發器再次發生翻轉,UVLO_OUT=1,翻轉點對應的電源電壓值為:

(9)

式中:M15、M16管組成遲滯結構,通過反饋調整IREF來實現遲滯功能,具體遲滯量為:

(10)

因此,根據實際需要,可以通過調整偏置電流I、VSGM13、VDSM11以及M12管的寬長比來調整閾值電壓;同樣地,可以通過調整偏置電流I、M12管的寬長比來調整遲滯量的大小。

圖4 施密特觸發器電路圖

欠壓保護核心電路中用到的施密特觸發器的電路如圖4所示,其具體工作原理詳見文獻[7]。

3 仿真結果與分析

電路采用0.18μmBCD工藝的器件模型參數實現,其版圖設計如圖5所示。在典型工作條件下(TT工藝,溫度為25 ℃),用Hspice軟件對所設計的電路進行仿真,仿真結果如圖6所示。結果表明,當電源電壓升高到2.76V電路輸出低電平,當電源電壓下降到2.67V電路輸出高電平,欠壓保護功能正常,并具有90mV的遲滯量,仿真結果滿足設計要求。

圖5 欠壓保護電路版圖

圖6 典型工作條件下欠壓保護仿真波形

該電路在結構、工藝上與同類文獻的對比情況見表1。由表1可得:本文提出的欠壓保護電路不含比較器,與文獻[3]相比,性能更加穩定;電路不含widlar電流源,有源器件中僅使用MOS管,與大量使用三極管的文獻[1,4-5]相比,工藝上更容易實現,便于集成;文獻[1-2,4-5]中的遲滯功能是通過增加采樣電阻來實現,本文則是通過增加鏡像電流來實現,減少了芯片面積,降低了流片成本。

表1 與同類文獻的結構工藝對比

4 結束語

本文分析了兩種傳統欠壓保護電路的工作原理及優缺點,針對其缺點提出一種新型的欠壓保護電路。電路采用電流比較的方式代替了傳統的電壓比較,因此不依賴電壓比較器、基準電源等輔助結構,結構簡單,獨立性較強;遲滯功能通過增加鏡像電流來實現,相較于增加采樣電阻的傳統遲滯結構,減小了芯片面積,降低了流片成本;此外,有源器件中僅使用了MOS管,工藝實現容易,便于集成在各種單片電源管理芯片中。仿真結果表明,電源電壓變化時,電路欠壓保護功能正常,并具有90 mV的遲滯,可有效防止電源電壓波動引起的誤觸發。該電路目前已成功應用于一款DC-DC電源管理芯片中。

[1] 李艷麗,馮全源. 一種低溫漂的欠壓保護電路的設計[J]. 電子技術應用,2014(6):30-32.

[2] 江厚禮,莊華龍,孫偉鋒. 應用于開關電源控制芯片的欠壓鎖存電路的設計[J]. 電子器件,2010,33(4):447-450.

[3] 周慶生,吳曉波. 一種新型欠壓鎖定電路的設計[J]. 微電子學與計算機,2006,11:199-201,207.

[4] 王智鵬,楊虹. 一款無電壓比較器的欠壓保護電路[J]. 電子世界,2012,13:51-52.

[5] 湛衍,姚遠,黃武康,等. 一種電機驅動芯片的欠壓保護電路設計[J]. 電子器件,2013,36(5):709-711.

[6] Michael D Glover,Paul Shepherd,Matt Francis A,et al. A UVLO Circuit in SiC Compatible with Power MOSFET Integration. IEEE Journal of Emerging and Selected Topics in Power Electronics,2014,2(3):425-433.

[7] 康華光. 電子技術基礎 數字部分[M]. 第5版. 北京:高等教育出版社,2006:403-404.

[8] 管天紅. 一款峰值電流模升壓型白光LED驅動芯片XD8816的設計[D]. 西安:西安電子科技大學碩士畢業論文,2013.

A Novel CMOS Short-Voltage Safe-Guard Circuit Simple in Structure*

WANGHuili,FENGQuanyuan*

(Institute of Microelectronics,School of Information Science and Technology,Southwest Jiaotong University,Chengdu 611756,China)

Two kinds of traditional circuit were described on their principle,advantage and disadvantage. In view of this,a novel short-voltage safeguard circuit was presented. By means of current comparison,the circuit didn’t use voltage reference or comparator,so that it was simple in structure and showed good stability and independence. Besides,by only using the MOS transistor,it was easy for process implement and convenient for integration. Simulated between 2.5 V～3.0 V,the result indicated that protection function properly with 90mv hysteresis,which could avoid abnormal output coursed by the instable souse voltage.

short-voltage safeguard;independence;easy process implement;hysteresis

項目來源:國家自然科學基金項目(61531016,61271090);四川省科技支撐計劃項目(2016GZ0059,2015GZ0103)

2016-04-21 修改日期:2016-07-25

TN432

A

1005-9490(2017)03-0593-04

C:1100

10.3969/j.issn.1005-9490.2017.03.015