中高頻四端口網絡頻率特性測試儀設計*

李小亮,王麗霞

(黃河科技學院信息工程學院,鄭州 450000)

中高頻四端口網絡頻率特性測試儀設計*

李小亮*,王麗霞

(黃河科技學院信息工程學院,鄭州 450000)

頻率特性測試儀主要用來測量四端口網絡的頻率特性和相頻特性,廣泛應用于現代電子、通信等測量領域。基于Altera公司的CycloneⅢ系列EP3C16F256C8芯片,采用DDS技術產生100 kHz～40 MHz的兩路正交掃頻信號,根據正交調制解調原理和現代顯示技術實現對一中高頻四端口網絡幅頻特性和相頻特性曲線的測量顯示。掃頻間隔Δf為10 kHz,幅頻特性測量誤差小于1 dB,相頻特性測量精度優于3°。

FPGA;頻率特性;正交調制;DDS

傳統的頻率特性測試儀設計主要以LC振蕩器或壓控振蕩器為掃頻信號源,采用峰值檢測或有效值檢測方法實現對被測網絡幅頻特性曲線的測量;采用相位差法實現對被測網絡相頻特性曲線的測量。主要缺點就是頻率漂移嚴重、最大線性頻偏較窄,需要使用多個波段開關切換,電路結構復雜且體積龐大、集成化程度不高、容易受外部因素影響而導致測量精度不夠且價格較為昂貴[1]。目前,國外先進的頻率特性測試儀主要集中在甚高頻、特高頻等領域,而中高頻段的頻率特性測試儀相對缺乏[2]。作者基于FPGA設計,采用DDS技術實現兩路正交掃頻信號源,對一被測RLC陷波網絡進行調制和解調,并經STM32處理器進行數據處理和控制液晶顯示器進行顯示。

1 整體電路組成

頻率特性測試儀主要由基于CycloneⅢ系列EP3C16F256C8芯片的DDS正交掃頻信號源、12位的雙路數模轉換器(DAC)芯片MAX5873、模擬乘法器芯片AD835、有源低通濾波器、STM32處理器及TFT液晶顯示屏構成。電路設計框圖如圖1所示。

圖1 四端口網絡頻率特性測試儀電路組成框圖

首先采用DDS技術在FPGA上輸出兩路正弦正交掃頻信號源I和Q,經雙通道高速DAC進行數模轉換及7階巴特沃斯低通濾波器濾波后,得到兩路正交的模擬信號記為:I=Asin(ωt),Q=Acos(ωt)。設被測網絡的幅頻特性函數為Z(ω),相頻特性函數為φ(ω)。正弦分量經被測網絡后輸出為:A·Z(ω)×sin[ωt+φ(ω)]。該信號同時作用于兩路乘法器輸入端,分別與DAC輸出的正弦分量和正交分量相乘,假設乘法器的增益為k,則兩路乘法器的輸出分別為:

uI1=A·Z(ω)·k·sin[ωt+φ(ω)]·Asin(ωt)=

uQ1=A·Z(ω)·k·sin[ωt+φ(ω)]·Acos(ωt)=

圖2 基于FPGA設計的正交掃頻信號源電路

設二階有源低通濾波器電壓增益為q,則經低通濾波器濾除高頻分量后:

該直流分量經STM32處理器內部的兩路12位ADC模數轉換、算法實現后便可得到被測網絡的幅頻特性和相頻特性函數關系[3]:

2 電路實現

2.1 基于FPGA設計的正交掃頻信號源

基于CycloneⅢ系列EP3C16F256C8芯片,采用DDS結構完成正交掃頻信號源的設計。電路結構如圖2所示,主要包括鎖相環電路PLL200、相位累加器電路adder32、移相電路ADDER10、正弦波數據存儲器SINROM及頻率字掃描電路SWORD 5部分。

圖3 MAX5873雙路數模轉換電路

IF CLK'EVENT AND CLK='1' THEN

IF CNT32=x"33333332" THEN

CNT32:=x"0020C496";

COUT0<='1';

ELSE CNT32:=CNT32+x"000346DC ";

COUT0<='0';

END IF;

END IF;

CQ<=CNT32;

END PROCESS;

COUT<=COUT0;

END behav;

電路中還設計了掃頻方式、頻域選擇等模塊電路。頻域選擇根據STM32處理器提供的頻率字范圍、掃頻間隔字、掃頻字信號發生器基準時鐘選擇信號,通過模塊電路中定義的Generic端口實現掃頻頻域的切換。

2.2 雙路DAC轉換及濾波電路

由FPGA輸出的兩路正交掃頻信號為數字量形式的階梯信號,需要經過DAC轉換及低通濾波后再送入被測網絡及乘法器電路。本設計使用的DAC芯片為Maxim公司提供的MAX5873。該芯片支持12位總線輸入、雙路數模轉換,刷新速率可達200 Msample/s。具有極高的動態性能和極佳的無雜散動態范圍(SFRD)和互調失真(IMD)。其滿量程差分輸出電流范圍可由量程設置電阻RSET(位于MAX5873的17腳和18腳之間)確定,控制輸出電流表達式為:

式中,IOUTFS為DAC滿量程輸出電流,VREFIO選擇片內1.2 V帶隙基準電源。電路設計中為保證滿量程輸出電流為20 mA,設置電阻RSET選取1.9 kΩ,結合后級電流電壓轉換電路,可輸出幅度為1 V的電壓信號[9]。設計電路如圖3所示。

MAX5873芯片差分輸出以后,為防止噪聲干擾,電路中接入了7階橢圓低通濾波器,帶寬為40 MHz,阻帶為100 MHz,且衰減大于60 dB,帶內波動小于0.1 dB。其電路設計如圖4所示。

圖4 7階橢圓低通濾波器設計

2.3 正交調制電路

圖5 正交調制電路

2.4 二階有源低通濾波器設計

二階有源低通濾波器主要為了濾除正交調制后高頻成分及互調干擾信號。由于掃頻信號間隔為10 kHz,掃頻周期為1 s,因此整個掃頻周期內掃頻點數為4K,故二階有源低通濾波器的截止頻率也應設為4 kHz,為留有余量,最終截止頻率設計為5 kHz。濾波電路增益設計為2。另外,STM32內部自帶的A/D無法對負電壓采集,因此在低通濾波電路后級又加入了電壓提升電路,使電壓輸出范圍為0～2 V。電路設計中采用高精度低噪聲運算放大器OP07搭建而成。

2.5 STM32處理電路及顯示

STM32處理器選用增強型的STM32F103VC,使用高性能的ARMR CortexTM-M3 32位的RISC內核,工作頻率為72 MHz,內置64 kbyte閃存,具有豐富的I/O端口及包括了3個12位的ADC轉換電路,有效降低了外部電路設計的復雜程度,提高了電路的穩定性[10]。電路軟件部分包括主程序、鍵盤掃描、FPGA控制、A/D轉換、運算處理及液晶顯示等程序。系統主程序首先進行上電復位,進行設備初始化,包括配置系統時鐘、定時器、片內ADC及TFTLCD[11-12];然后進行按鍵掃描,等待選擇測量模式和測量頻域檔位,STM32根據檔位選擇計算頻域控制字、掃頻間隔控制字及輸出掃頻字信號發生器基準時鐘控制信號,送給FPGA實現掃頻頻域的控制;A/D轉換子程序對片內AD實現采樣時序控制;STM32對轉換后的信號進行運算處理,并通過LCD顯示子程序輸出相應幅頻特性曲線或相頻特性曲線。主程序流程圖如圖6所示。

圖6 STM32主程序流程圖

3 測試結果

測試電路選擇一衰減電路進行測量。回路中心頻率為12 MHz。系統上電后默認為全頻域掃描,先進行系統的自檢和矯正;然后將掃頻信號源的輸出接入電路輸入端,被測電路輸出端接入系統輸入端,完成頻率特性的測試。表1列出了測試網絡在衰減電路各頻率點的實測數據與理論數據,由此可知,幅頻特性測量的絕對誤差小于1 dB,相頻特性測量絕對誤差小于3°,測試中,頻率特性測試系統的輸入、輸出電阻均設計為50 Ω。圖7、圖8分別為衰減網絡頻率特性曲線的仿真圖形與測量圖形。

表1 頻率特性測試儀測量數據與誤差分析

圖7 被測網絡仿真圖形

圖8 被測網絡實測波形

4 結束語

本設計采用基于FPGA的DDS技術與單片機技術,并結合Maxim、ADI公司等提供的專用集成電路,根據正交調制解調原理,完成了這一款中高頻四端口網絡的頻率特性測試儀設計。系統控制界面良好,可通過按鍵選擇掃頻范圍和掃頻間隔。通過對一衰減網絡頻率特性進行測量,測試結果表明可實現100 kHz～40 MHz掃頻輸出范圍,幅頻特性測量誤

差小于1 dB,相頻特性測量精度優于3°,達到了預期設計要求。而且電路中大量采用集成電路設計,提高了系統的集成度和穩定性,縮小了儀器體積,有利于系統的產品化和市場化。

[1] 李堯,孫媛媛,馬澤偉. 基于DSP的頻率特性分析儀設計[J]. 電子科技,2015,28(1):16-19.

[2] 文時祥,趙菁. 基于DSP的頻率特性測試儀設計[J]. 電子科技,2011,24(5):41-43.

[3] 葉朝鋒,崔愛芳,袁燕嶺,等. 數字式電路系統頻率特性分析儀的研制[J]. 清華大學學報(自然科學版),2011,51(12):1792-1795.

[4] 董寶玉,薛嚴冰,馬馳,等. 基于AD9854與STM32的頻率特性測試儀設計[J]. 化工自動化及儀表,2014,41(6):655-659.

[5] 潘松,黃繼業. EDA技術實用教程[M]. 第5版. 北京:科學出版社,2013:197-200.

[6] 李明,臧鳳仙. 基于FPGA的甚高頻DDS設計[J]. 微計算機信息,2011,27(2):13-15.

[7] 鄧岳平,肖鐵軍. 基于FPGA的并行DDS信號發生器的設計與實現[J]. 計算機工程與設計,2011,32(7):2319-2323.

[8] 毛敏,王淑仙. 新型直接數字合成式掃頻儀的原理和研制[J]. 儀器儀表學報,2004(4):534-537.

[9] 鄧安波. OFDM基帶和中頻信號處理系統研究與實現[D]. 成都:電子科技大學,2015:51-62.

[10] 孫啟富,孫運強,姚愛琴. 基于STM32的通用智能儀表設計與應用[J]. 儀表技術與傳感器,2010(10):34-36.

[11] 丁紅斌,秦會斌,孫順遠. 基于STM32的虛擬示波器的設計與實現[J]. 電子器件,2009,32(6):1007-1010.

[12] 孟瑞麗,宋安,張宏群,等. 一種數字頻率特性測試儀的設計[J]. 南京信息工程大學學報(自然科學版),2015,7(2):137-141.

Design of a Frequency Characteristic Tester for Four Port Network in High Frequency*

LIXiaoliang*,WANGLixia

(College of Information Engineering,Huanghe Science and Technology College,Zhengzhou 450000,China)

Frequency characteristic tester is mainly used to measure the frequency characteristic and phase frequency characteristics of four port network,which is widely used in modern electronics,communications and other fields. A method of measuring and displaying amplitude frequency characteristic and phase frequency characteristic curve is proposed according to the orthogonal modulation and demodulation principle and modern display technology. Two channels of orthogonal swept-frequency signal is generated,of which frequency range is 100 kHz～40 MHz by using DDS technology based on a CycloneⅢ EP3C16F256C8 chip of the Altera corporation. The swept-frequency interval of the system,Δfis 10 kHz,which has a precision of 1 dB and phase detection accuracy of 3°.

FPGA;Frequency characteristics;Orthogonal modulation,DDS

項目來源:鄭州市重點建設實驗室項目(ZZLG201414)

2016-04-11 修改日期:2016-05-17

TN98

A

1005-9490(2017)03-0612-05

C:7310G

10.3969/j.issn.1005-9490.2017.03.019