基于VPX總線的SAR接口板卡設計

胡彥君++姜威++張會新++劉文怡

摘 要： 為了實現SAR實時成像的高清晰度與通信功能，采用VPX高速串行總線技術來實現高帶寬，通過SRIO，PCI?E總線來進行板間互連，用千兆以太網實現與接口板卡之間的數據通信，并詳細介紹了以FPGA，DAC和VPX串行總線為核心的接口板卡設計方案，同時對其中的信號模塊、存儲模塊和千兆以太網模塊的設計進行介紹。最后經過調試，驗證了板卡設計的可行性。

關鍵詞： SAR； VPX； 千兆以太網； 接口板卡； FPGA

中圖分類號： TN911.73?34 文獻標識碼： A 文章編號： 1004?373X（2017）12?0140?04

Abstract： To realize the high resolution of SAR real?time imaging and communication function， the VPX high?speed serial bus technology is used to realize high bandwidth， the SRIO and PCI?E bus are employed for interconnection of the broads， and the gigabit Ethernet is adopted to implement the data communication among the interface boards. The design scheme of the interface board taking FPGA， DAC and VPX serial bus as the core is described in detail. The design of signal module， memory module and gigabit Ethernet module is introduced. The feasibility of the board design was verified in a test.

Keywords： SAR； VPX； gigabit Ethernet； interface board； FPGA

0 引 言

SAR是一種高分辨雷達，通過“合成孔徑”和“脈沖壓縮”實現方位向和距離向這兩個方向的高分辨率成像，具有全天候的觀測能力。無論是在戰時實時監控的軍事方面，還是實時的天氣預報，監控等民用方面，都有廣泛的應用[1]。

SAR實時成像處理功能的實現，要求數據處理器具有高的I/O吞吐能力，大的總線帶寬。傳統的實時成像系統所用的總線（如VME）。由于較小的總線帶寬，造成了傳輸數據的瓶頸，致使分辨率下降，影響圖像的質量。為了解決此問題，采用VPX總線標準進行系統設計。該標準具有很高的數據帶寬，解決了數據傳輸瓶頸問題，并且VPX采用RT2連接器，該連接器具有很好的穩定性，適宜在航空，軍事等惡劣的環境下使用。本文設計FPGA與VPX總線結合的接口板卡來滿足設計的需求[2]。

1 SAR處理機系統方案

VPX技術采用高速串行總線代替并行總線，最高數據傳輸率可以達到10 Gb/s，通過RapidIO和Advanced Switching Interconnect現代工業串行交換結構，實現更高的背板寬度，支持以太網，SRIO，PCI?E等最新的工業串行接口[3]。

本文設計7個插槽，插入7個滿足VPX標準的模塊，采用PCI?E作為互連總線，連接每個插槽與底板之間的數據信號，用SRIO總線來實現板與板之間的信號傳遞，以太網作為附加總線，與外部進行聯網輸出控制。同時附加一個RapidIO交換機插槽，通過單星互連的VPX總線拓撲結構，將每塊板卡的SRIO信號進行匯總，再通過交換機傳遞出去，不僅增加數據帶寬，同時方便后期的檢測。

SAR處理機是由一個定制機箱和多個模塊組成，VPX處理機箱采用3U標準高度機箱，由圖1可以看出處理機的內部系統框圖，主要包括電源模塊、兩個信號處理模塊、存儲模塊、采集模塊、交換機模塊、接口模塊和底板。

SAR機箱底板作為功能模塊之間信息交換的平臺，通過VPX接口實現與模塊的連接。VPX的P0槽為其他的功能模塊提供電源，P1槽實現信息交換功能，SAR處理機的各功能模塊之間的信息交換就是在P1槽實現的。具體的底板功能示意圖如圖2所示。

SAR實時成像機箱底板設計7個槽位，其中包括了1個RapidIO交換槽位進行走線，1個電源槽和5個功能槽。針對每個VPX插槽得P0，P1，P2這3個部分，進行了功能劃分。P0作為功能連接器，主要用來連接時鐘、電源、總線和測試信號等，P1是負責數據傳輸連接器，連接高速串行接口，P2作為普通的控制連接器，主要是負責連接一些控制信號和時鐘。具體的底板互連信號方式如圖3所示。

2 硬件設計

接口板卡作為SAR成像處理機的核心部分，它需要對來自采集板、存儲板、處理板的信號進行整合，再通過以太網傳輸到外部設備上[4]。為了實現這些功能，要求接口板卡有很強的系統管理能力和很高的數據吞吐率。本文設計了一個由高性能的FPGA、VPX總線、千兆以太網接口、高速DAC和其他器件組成的接口板卡。

2.1 接口設計模塊

接口板卡需要具有串口通信接口和USB接口，以確保穩定的數據傳輸；HDMI接口以保障清晰的顯示圖像，GPIO接口將產生16路標準的5 V的TTL電平；具有16位的帶寬和125 kHz的數據采樣率的模擬量采集接口；RapidIO和PCI?E高速接口來實現功能板卡之間的信號聯系；還需要時鐘接口和外部程序下載接口[5]。SAR成像接口板卡設計實現結構圖如圖4所示[6]。

2.2 信號模塊

主控芯片選擇的是Xilinx的XC7Z045芯片，最大的頻率為800 MHz，支持外部DDR3，DDR2和NAND，NOR存儲器，外部設備可接UART，SPI和GPIO等接口。信號產生模塊采用AD9739芯片，工作最高時鐘頻率為2.5 GSPS，雙端口LVDS接口，每個端口都為14位，數據傳輸速率在1.6～2.5 GS/s之間。端口采用源同步和雙速率傳遞方式。

AD9739芯片通過IOUTP和IOUTN兩個引腳提供輸出，一對時鐘輸出引腳（DC?P和DC?N）和一對時鐘輸入引腳（DC?P1和DC?N1）來進行同步數據的輸入[7]。AD9739通過SPI串口信號CS，SDIO，SDO和SCLK來進行芯片配置。通過IOUTP和IOUTN這兩個引腳提供互補輸出，輸出的模擬差分信號通過變壓器和SMA接口來實現信號輸出。

2.3 時鐘模塊

時鐘源的相位噪聲和激勵都能夠直接耦合到輸出，影響輸出結果，所以時鐘源也是必須考慮的一個影響因素[8]。本文設計采用了ADCLK914芯片，它是高壓差分信號的芯片，工作頻率7.5 GHz，時鐘抖動小于110 fs，可以滿足設計需求，具體的輸入原理圖如圖5所示。

2.4 存儲模塊

本文中，FPGA外部存儲選用的是DD3技術，工作電壓為1.5 V，工作頻率在800 MHz以上，相比于DD2，不僅容量變大，而且在同頻率下，能夠獲得更高的帶寬。本文使用MT41K256M16HA芯片，它有8個邏輯Bank，1 600 Mb/s的數據速率和16位數據位寬。為了滿足1 GB的外部內存需求，采用2片DDR3芯片進行設計，與FPGA采用Fly?By方式連接[9]。連接原理圖如圖6所示。

2.5 千兆以太網接口模塊

千兆以太網是在以太網的基礎上發展起來的技術，它不僅保留了原來以太網技術規范，還擁有8 b/10 b的編碼技術。千兆以太網在結構上主要包括媒體介入控制器（MAC）和物理層（PHY），而MAC與物理層芯片接口的實現是其關鍵部分，MAC層主要功能是實現以太網數據的封裝、檢測、管理，采用全雙工和半雙工工作模式。全雙工與之前沒有變化，在半雙工模式下，為了達到千兆的速度，采用幀突發和載波擴展技術[10]。

本文為了完成接口板卡與外部控制界面的數據通信，實現數據的收發功能，選用了芯片88E1116R，該芯片是一款用于物理層的以太網收發器，支持多種類型標準的以太網[11]。千兆以太網設計電路采用25 MHz晶振的時鐘，由芯片上4個config引腳來設置模式。具體原理圖如圖7所示。

2.6 高速PCB設計

本接口板卡上具有高速的數據線和信號線，所以在進行疊層結構安排的時候，要根據芯片引腳的數量，信號工作頻率、電源類型等因素進行安排，還要考慮布線情況，在密集的高頻電路布線區采用多層板來抑制信號干擾。一般來說兩個信號層之間隔著一個電源層或者地層，能夠很好地將三者分離，抑制信號層之間發生耦合[12]。本設計采用3U的機箱，PCB設計為10層，其中包括5個信號層，2個電源層和3個地層，為了抑制傳輸線的串擾，單端端接電阻50 Ω，差分端接100 Ω。接口板卡的疊層結構如圖8所示。

3 調試結果

3.1 DDR3調試

向DDR3內存寫入32位遞增數（1，2…），測試寫數據的速度；接著再對寫入32位隨機數進行寫操作并進行測試，通過實驗結果可以發現。DDR3的錯誤率為0，滿足設計的要求。實驗結果如表1所示。

3.2 千兆以太網調試

千兆以太網通過PING的方式進行檢測，看其是否能夠實現以太網的數據通信功能。在PING時接收到ICMP報文，通過對比發送和接收的報文來判斷以太網口的連通情況，進而判斷通信好壞。由圖9可以看出，通過PING方式，數據發送與接收內容沒有丟失，證明測試成功。

3.3 DAC調試

首先FPGA連接的RAM將波形數據存入，再通過FPGA將數據輸出到A/D芯片中，最后由A/D將產出的數據發送出去。示波器測試到輸出的數據為正弦波，而且沒有很大的毛刺和不規則波動。通過波形可以看出，2片A/D芯片同步工作正常，基本滿足技術要求。

4 結 論

本文采用SRIO，PCI?E總線技術提供板間內節點間的高速數據通道，通過高性能FPGA與D/A轉換芯片提供的高I/O吞吐能力，千兆以太網的聯網控制，實現了接口板卡與外界數據交換的功能，并且提高了圖像處理的速度。該方案不僅能夠實現SAR實時成像的要求，還能夠廣泛地應用在很多對數據要求高的信號處理系統中。

參考文獻

[1] 王虹現，李剛，邢孟道.微型SAR的數字下變頻設計[J].電子與信息學報，2010，32（2）：485?489.

[2] 張亞婷.新體制雷達的發展及應用[J].火控雷達技術，2011，40（3）：1?5.

[3] 錢宏博.基于多核DSP的雷達實時成像及JPEG壓縮實現[D].西安：西安電子科技大學，2014.

[4] 張興起.基于VPX標準和多核DSP陣列的信息處理平臺設計[D].天津：天津大學，2012.

[5] 呂守業，龍騰，李方慧，等.基于FPGA的機載合成孔徑雷達數字信號處理機接口板卡的設計與實現[J].電子技術應用，2003，29（11）：74?77.

[6] 譚高偉.基于多DSP的雷達實時成像信號處理機[D].西安：西安電子科技大學，2014.

[7] 樊石海.基于FPGA與AD的SAR實時成像處理機接口板卡設計[D].西安：西安電子科技的大學，2014.

[8] 牟士旭.SAR實時成像處理機的接口板卡和主控界面設計[D].西安：西安電子科技大學，2014.

[9] 胡功勝.基于多核DSP與FPGA的雷達信號處理板設計[D].西安：西安電子科技大學，2014.

[10] 馮洋.Open VPX高性能雷達實時信號處理系統的設計與實現[D].北京：北京理工大學，2015.

[11] 周換.基于PCI?Express總線的雷達數據采集系統顯控軟件設計[D].西安：西安電子科技的大學，2013.

[12] 田廣錕，范如東.高速電路PCB設計與EMC技術分析[M].電子工業出版社，2011：246?264.