基于P2020的嵌入式衛星TDMA訪問控制平臺設計

楊旭光

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

基于P2020的嵌入式衛星TDMA訪問控制平臺設計

楊旭光

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

針對TDMA衛星通信系統通信質量高、系統容量大的特點，設計了一種基于P2020處理器嵌入式平臺的衛星TDMA訪問控制平臺，對P2020處理器進行了簡要介紹，分析了嵌入式平臺的結構組成，給出該嵌入式平臺的特點及設計方案，對網口模塊、串口模塊和處理器上電復位模塊進行了詳細闡述，設計了網絡模塊的驅動程序，對平臺進行了工程驗證測試，平臺可滿足大容量、多模式TDMA衛星通信系統應用的發展需要。

P2020；嵌入式；時分多址；訪問控制

0 引言

衛星通信以其覆蓋范圍廣、良好的廣播能力及不受各種地域條件限制等優點在無線通信中發揮著重要的作用[1]。在衛星通信領域，TDMA通信體制具有通信質量高、保密較好、系統容量大的優點，但它必須有精確定時和同步以保證終端之間的正常通信，全網需要進行時間同步，各地球站之間在時間上的同步技術較復雜，實現比較困難[2]，技術實現上要求軟件及操作系統響應快、實時性強，在硬件上要求平臺運算能力強，通信接口數據傳輸速度快，數據存儲讀取速度快。訪問控制單元是TDMA通信系統的重要組成部分，主要負責TDMA鏈路的訪問控制、突發數據成幀、突發數據解幀和幀計劃計算等。硬件平臺要求與調制解調模塊具有高速通信接口、較強的數據吞吐率、較為豐富的外部接口以及較低的功耗。PowerPC是近年來通信領域廣泛使用的一種嵌入式微處理器，是一種RISC架構的CPU[3]，具有優異的性能、較低的能耗、較低的散熱量，以及伸縮性好、方便靈活等優點，選用合適的PowerPC系統可以滿足TDMA訪問控制單元對硬件平臺的要求。

1 平臺組成

1.1 QorIQ P2020處理器介紹

PowerPC作為主流通用處理器之一，其運算性能和綜合性能在高端服務器以及蘋果G系列圖形工作站等方面已得到體現[4]。目前主流處理器多采用多核設計，區別于單核芯片，多核芯片內部集成了2個或2個以上的核心，多核體系結構化解了單核平臺上存在的性能瓶頸，在多核平臺中，由于各線程都是在相互獨立的執行核上并行運行的，因此各線程根本無需為得到某種資源而掛起[5]，結合操作系統的支持，相對單核心可以帶來不錯的性能提升。

嵌入式處理器是嵌入式系統的核心，具有功耗低、穩定性好、環境適應性強的優點。本設計使用的P2020處理器是由FreeScale公司出品的雙核嵌入式處理器，內部集成了2個e500v2內核，主頻最高支持1.2 GHz，內置512 KB L2Cache，支持32/64-bit DDR2/DDR3，支持ECC，具有3個10/100/1000以太網接口、3路高速PCIe接口、2個UART接口、2個I2C接口，還具有Enhanced local bus(eLBC)總線和16個GPIO引腳[6]。

1.2 平臺的結構

基于P2020嵌入式處理器的衛星TDMA訪問控制平臺的設計框圖主要包括內存模塊、Flash存儲模塊、千兆以太網接口模塊、PCIe 接口模塊(含擴展存儲模塊)、串行模塊、CPLD控制模塊，框圖如圖1所示。

圖1 基于P2020嵌入式處理器的衛星TDMA訪問控制平臺設計框圖

基于P2020嵌入式處理器的衛星TDMA訪問控制平臺，對外提供千兆以太網業務口，以及與外部信道模塊交互的千兆以太網接口。通過業務口收發IP業務數據，通過與外部信道模塊的接口實現信道數據的收發，在平臺內部，處理器對IP 數據進行拆包組包運算、幀計劃計算、TDMA成幀運算。P2020處理器利用自身以太網接口多、主頻高和雙核的特點，滿足了TDMA訪問控制裝置接口豐富、運算能力強的需求，實現了數據的高速處理與通信；平臺提供了PCIe轉SATA大容量存儲模塊，實現了高速大容量高速數據存儲和TDMA衛星通信程序的便利存儲與加載。

2 平臺詳細設計

2.1 千兆以太網口模塊設計

P2020處理器提供3個高速以太網控制器(eTSECs)，支持IEEE1588標準，支持GMII、RGMII、SGMII、R/TBI協議。

P2020處理器以太網控制器(eTSECs)支持1000BASE-T。1000BASE-T物理層為鄰點之間建立數據通道并提供比特流服務，由PCS子層以及PMA子層組成。PHY是物理接口收發器，位于OSI七層協議中的最底層物理層。物理層主要定義的是為數據傳輸的物理鏈路創建、維持以及拆除所需要的一些物理特性，為整個傳輸提供一個穩定可靠的物理環境。數據鏈路層在物理層基礎上建立相鄰節點之間的數據鏈路，通過差錯控制提供數據幀在信道上無差錯地傳輸。數據鏈路層可細分為邏輯鏈路控制LLC(logical link control)子層和介質訪問控制MAC(media access control)子層[7-8]。MAC是媒體接入控制器，位于數據鏈路層，介于物理層與網絡層之間，主要功能包括幀同步、差錯控制、流量控制及鏈路管理[9]。P2020處理器的eTSECs接口提供MAC子層的信息處理。

88E1111是一種成熟的PHY芯片，支持10/100/1000 Mbps三種速率以太網，為MAC提供RGMII/GMII/SGMII/MII和TBI等接口，P2020內部集成了MAC層功能模塊，對外提供了3路與PHY互聯的GMII/RGMII接口[10]。P2020處理器通過MDC/MDIO對PHY芯片的寄存器進行控制。將HWCFG_MODE[3:0]設置為“1011”，使PHY芯片工作在千兆RGMII coppor模式下。連接關系如圖2所示。

圖2 RGMII接口連接示意圖

在時鐘方面，88e1111需要一個外接的25 MHz時鐘為其提供鐘源，RGMII端收發時鐘使用P2020芯片的eTsec模塊提供。

88e1111與P2020的MDIO模塊連接，MDIO最多可以識別32個物理芯片，使用物理芯片之前需對其進行配置，配置信息包括芯片地址、模式等。通過連接配置pin，對PHY芯片的CONFIG[0:5]引腳進行硬件配置，使芯片工作在需要的狀態下，其中ANEG[3:0]配置為“1110”，使得芯片支持自動翻轉，速率自適應。SEL_TWSI配置為“0”，使能MDC/MDIO接口，使得P2020可以實時對PHY芯片進行控制。

2.2 千兆網驅動設計

平臺使用WindRiver公司的VxWorks6.9作為操作系統，使用WindRiver WorkBench3.3作為開發環境。VxBus是風河公司從VxWorks6.2開始引入的操作系統驅動程序架構，集成了多種通用驅動開發程序，并將驅動的安裝配置集成到了開發環境WorkBench中。VxBus架構將各種不同功能設備集成至同一的架構中，驅動的大部分配置在hwconf.c中完成。文件中有2個關鍵的數據結構：hcfResource和hcfDevice。PLB為processor local bus的縮寫，是一種虛擬總線，VxBus架構下設備驅動形成一個鏈表，直接或者間接掛接在PLB上，hcfDevice是PLB上的設備列表，包括設備名、設備號、總線類型以及hcfResouce等信息[11]。具體配置方法如下：

在config.h文件中加入對VxBus以及相應網口驅動的支持，例如INCLUDE_VXBUS、INCLUDE_ETSEC_VXB_END、INCLUDE_END、INCLUDE_MII_BUS以及INCLUDE_GENERICPHY等。此外還要修改hwconf.c文件：

Const struct hcfResourcetsecVxbEnd0Resources[]=

{

{“regBase”,HCF_RES_INT,{(void*)CCSBAR+0x24000}},/*基地址寄存器地址*/

……

{“phyAddr”,HCF_RES_INT,{(void*)0x1a}},/*phy地址*/

{“miiIfUnit”,HCF_RES_INT,{(void*)0}},/*Unit號*/

}

Const struct hcfResourcemv88E1xx0Resources[]=

{

{“phyAddr”,HCF_RES_INT,{(void*)0x1a}},

……

{“nonGenericBSPMod”,HCF_RES_INT,{(void*)MV88E_CDS2020_BSP_MOD}},

}

Const struct hcfDevicehcfDeviceList[]=

{

{“motetsec”,0,VXB_BUSID_PLB,0,tsecVxbEnd0Num,tsecVxbEnd0Resources},

{“mv88e1x11phy”,0,VXB_BUSID_MII,0,mv88E1xx0Num,mv88E1xx0Resources},

……

}

VXB_INST_PARAM_OVERRIDEsysInstParamTable[]=

{

{“mv88E1x11phy”,0,“mode”,VXB_PARAM_INT32,{(void*)MV88E_MODE_RGMII}},

……

}

VxBus驅動初始化主要在sysLib.c中完成，driverHwInit調用hardWareInterFaceInit()作為VxBus驅動的初始化入口函數，隨后調用hardWareInterBusInit()完成VxBus驅動初始化大部分任務。

2.3 P2020復位/上電模塊設計

CPU的上電時，需要對相關模塊進行復位，并且時鐘遵循相關的時序要求，芯片要求具體復位順序如下：

① 按照芯片手冊指示加載電源，滿足硬件要求；

② 系統置位HRESET和TRST,將所有寄存器初始化到默認值，大多數I/O被驅動為三態(一些時鐘、時鐘使能及信號被設為有效)；

③ 系統應用穩定的SYSCLK和穩定PLL配置輸入，設備時鐘鎖相環鎖定SYSCLK；

④ P2020使能IO驅動；

⑤ E500核PLL配置輸入被應用，允許e500 PLLs開始鎖定設備時鐘(CCB時鐘)；

⑥ 鎖定時鐘后，CCB時鐘循環大約50 μm后；

⑦ 內部對e500核硬復位取消，對于PLL和其他IO模塊的軟復位取消，PLL開始鎖定；

⑧ eLBC總線根據配置項中的設置進行啟動地點配置；

⑨ 啟動位置配置完畢后，READY和ASLEEP信號指示對應狀態[12]。

啟動時序如圖3所示。

圖3 P2020上電啟動時序

電路設計時，需要對上電配置項進行設置，統籌規劃整版芯片的上電復位控制順序。上電復位腳在P2020中與其他功能引腳復用，在上電復位時，引腳用于系統狀態配置，在上電復位完成后，引腳用作其他功能引腳用。由于一部分功能引腳配置值需要根據環境進行配置，因此一部分功能引腳使用CPLD進行控制，另外一些由上下拉電阻來進行配置固化，相關配置如下所示：

Cfg_sys_pll[0:2]決定CPU的BBC對SYS_CLK的倍頻；

Cfg_ddr_pll[0:2]決定DDR的時鐘頻率；

Vcfg_core0_pll[0:2]/cfg_core1_pll[0:2]決定core0/core1對CCB倍頻；

Cfg_cpu0_boot和cfg_cpu1_boot決定復位時執行boot的core；

Cfg_rom_loc[0:3]決定bootrom的位置。

由CPLD配置的主要是系統中核心頻率、DDR頻率、CCB頻率以及啟動位置。此外，CPLD還包括FLASH等外圍電路的上電復位控制邏輯，以及外接看門狗電路的控制。P2020復位時可以從連接在LocalBus的CS0的NorFlash執行第一條指令，從而完成系統的上電復位流程。

2.4 串行模塊設計

UART是一種應用廣泛的短距離串行傳輸接口，常常用于短距離、低速低成本的通信中[13-14]。異步通信中，數據按幀傳送。幀格式中，一幀數據由一個起始位、8位數據位、奇偶校驗位(可省略)、停止位所組成。P2020處理器集成了2個獨立的UART接口，每個UART通過CCB時鐘進行鎖定。UART為點對點的模式，每個UART接口包括以下內容：收發緩存器、流控端口(CTS、RTS)、用于波特率發生器的16位計數器、中斷控制邏輯器。模塊結構如圖4所示。

圖4 UART模塊結構示意圖

模塊提供了全雙工異步收發器，通過SIN和SOUT實現串行數據的收發，時鐘速率通過模塊可配置，鐘源為P2020內部的CCB時鐘。在收發過程中，模塊通過SIN收取數據，將其轉換為并行格式，檢查開始位、停止位和校驗位，在FIFO模式下，將開始位、停止位和校驗位移除后，將數據放到收發緩存中，實現對數據的收發。本平臺中，通過外接RS232/RS485接口芯片，結合兩個UART模塊，對外提供一個RS232和一個RS485串行接口，滿足板卡對接口的設計要求。

3 平臺測試及結果

嵌入式平臺應用于TDMA訪問控制，應用軟件使用Vxworks操作系統。測試環境貼近應用環境，亦選用Vxworks操作系統。ICE2 是windriver公司出品的一款仿真器，基于WindRiver workbench OCD調試環境，可以實現對嵌入式板卡的在線燒寫調試等工作。板卡的bootrom文件大小為1 MB，將其放置至系統物理地址的最末端，使用ICE2將Vxworks的1 MB大小的Bootrom燒寫到0xfff00000至0xffffffff處。連接平臺調試串口與網口，串口可以正常打印Vxworks的bootline信息，配置bootline為:

boot device：配置啟動方式。鍵入“motetsec0”，表示從eTSEC0加載，通過主機上的FTP服務器完成程序的啟動;

File name：鍵入“vxworks”，表示程序啟動時的文件名;

Inet on ethernet(e)：鍵入IP地址，表示eTsec0的網址;

Host inet(h)：鍵入主機的IP地址;

User(u)：表示登錄主機FTP服務器時的用戶名。

通過網絡加載，可以正常加載Vxworks鏡像。

通過網絡分析儀對平臺的3個eTsec千兆網口進行測試，通過更改PHY芯片的硬件配置字，將PHY芯片設置為環回模式。連接網口至網絡測試儀，參考RCF2544測試規范，測試包長使用64 B、512 B、1 518 B等。測試次數設定為20次，不間斷壓力測試時間為24小時，經過測試，不同包長測試結果皆可達到限速1 Gbps，滿足平臺的設計要求。

TDMA通信體制要求設備能夠對數據收發進行精確定時，滿足時隙運算的要求。依托本文平臺的高速以太網接口，TDMA業務及控制信息能夠實現在訪問控制平臺與信道之間的高速可靠傳輸，同時提高緩存區的效率，提高TDMA幀計劃的計算速度，使得系統能夠高效、快速地實現TDMA通信。

4 結束語

介紹了一種基于P2020處理器的衛星TDMA訪問控制平臺，描述了平臺的功能和特點，對整個模塊的硬件計算進行了說明。分析了P2020處理器在TDMA訪問控制平臺中的優點，闡述了平臺的實用價值，該平臺應用于TDMA衛星通信終端，作為訪問控制板卡，為終端提供了多個高速千兆以太網接口，以及RS232、RS485等接口，依托P2020較強的處理能力和較低的功耗，滿足了大容量、強實時性的TDMA通信終端的需求。

[1] 李冬浩,吳昊.MF-TDMA衛星通信系統的IP接入設計[J].計算機與網絡,2011,13:47-49.

[2] 王麗娜,王兵.衛星通信系統(第2版)[M].北京:國防工業出版社,2014.

[3] Dipto C,Casey C.PowerPC概念體系結構與設計[M].北京：電子工業出版社,1995.

[4] 高宇,尤祖光.PowerPC多核技術在數字信號處理中的應用[J].無線電工程,2014,44(9):52-55.

[5] 夏航,望溢.基于多核處理器P2020的綜合數據處理模塊設計及應用[J].航空電子技術,2012,43(3)：30-35.

[6] Conductorn Inc. Freescale Semiconductor Corp.QorIQTMP2020 Communications Processor Product Brief[M].USA:Freescale Semiconductor,2009.

[7] 侯義合,張冬冬,丁雷.基于FPGA+MAC+PHY的千兆以太網數傳系統設計[J].科學技術與工程,2014,14(19):275-279.

[8] 侯義合. 基于QWIP-LED器件的紅外成像探測系統技術研究[D]. 上海:中國科學院研究生院(上海技術物理研究所),2014.

[9] 胡陽.基于POWERPC的嵌入式無線通信控制單元設計[D].北京：北京郵電大學,2015.

[10]Marvell Semiconductor Inc.. 88E1111 Datasheet[M].USA:Marvell Semiconductor,2004.

[11]付月生,王麗.基于VxBus的驅動程序架構分析[J].計算技術與自動化,2012,31(2):98-102.

[12]Conductor Inc.Freescale Semiconductor Corp.QorIQTMP2020 Integrated Processor Reference Manual[M].USA:Freescale Semiconductor,2009.

[13]蘇漪,譚潭.FPGA與DSP接口(UART)的設計實現與驗證[J].無線電工程,2009,39(10):45-47.

[14]吳海明,童懷.計算機與CPLD串口通信[J].中國集成電路,2007,16(12):77-80.

Design of Embedded Platform for Access Control of Satellite TDMA Based on P2020

YANG Xu-guang

(The 54 Research Institute of CETC,Shijiazhuang Hebei 050081,China)

TDMA technology has many advantages such as high quality of communication,large system capacity and so on. This paper presents the design of an embedded platform for satellite TDMA access control based on P2020 processor. The feature and design scheme of the embedded platform are analyzed,the P2020 processor is briefly introduced. The Ethernet module,serial module and processor reset module are described in details,the driver of the Ethernet module is designed,and the platform is tested by experiment. The test result shows that the platform meets the requirements of large-capacity and multi-mode TDMA satellite communication system applications.

P2020;embedded;TDMA;access control

10. 3969/j.issn. 1003-3114. 2017.04.04

楊旭光.基于P2020的嵌入式衛星TDMA訪問控制平臺設計[J].無線電通信技術,2017,43(4):13-17.

[YANG Xuguang. Design of Embedded Platform for Access Control of Satellite TDMA Based on P2020 [J]. Radio Communications Technology,2017,43(4):13-17. ]

2017-03-28

楊旭光(1986—)，男，工程師，主要研究方向：嵌入式系統軟硬件開發。

TP391.4

A

1003-3114(2017)04-13-5