基于DSP和FPGA環境下的CAN總線實現

王皓

【摘 要】隨著當代航空平臺的飛速發展，各類航電系統愈發趨向于綜合化。CAN（control area network）總線因其傳輸速率高、傳輸穩定、連接節點多、擴展方便等特點非常適用于綜合導航子系統。本文介紹了CAN總線的詳細性能特點以及CAN總線控制器SJA1000的配置使用方法，并基于DSP+FPGA+SJA1000實現了單個導航功能模塊在綜合導航子系統中的通訊。

【關鍵詞】綜合導航系統；CAN-BUS總線；DSP；SJA1000

【Abstract】With the development of airborne platforms， all kinds of avionics systems tend to be integrated.CAN BUS has a lot of characteristics such as high speed， transmission stability， more connection node， and convenient extension. Its very suitable of integrated navigation subsystem. This page introduces the performance feature of CAN BUS and the configuration method of CAN BUS controller SJA1000. This page Use DSP+FPGA+SJA1000 to realize the communication of single navigation functional module in integrated navigation subsystem.

【Key words】Integrated navigation subsystem； CAN BUS； DSP； SJA1000

0 引言

綜合導航子系統，作為綜合航電系統中一個非常重要的子系統，具備微波著陸（MLS）、儀表著陸（ILS）、塔康（TACAN）、伏爾（VOR）、指點信標（MB）、衛星導航（GPS）、敵我識別（IFF）、鏈路通信等功能。將眾多功能融入一個子系統中，就需要負責通訊的總線具備安全可靠、兼容性好、傳輸快等特點。CAN（control area network）控制器局部網屬于現場總線的范疇，它是一種開放式、數字化、多主方式的網絡通信協議，有效支持分布控制或實時控制的串行通訊網絡。CAN總線采用雙線串行通信方式，通信介質為雙絞線、銅軸電纜或光纖，檢錯能力強，可在航空平臺這種高噪聲、復雜電磁環境中工作；具備多主工作方式，且各節點信息分成不同的優先級，采用非破壞性逐位仲裁技術，優先級較低的信息會讓優先級高的信息優先發送，可滿足各功能的實時要求；采用短幀結構，通信速率高（可達1Mbps，此時傳輸距離40M）；每幀數據都帶有CRC校驗，出錯率低，節點在嚴重錯誤情況下會自動關閉等；這些特性使CAN總線非常適用于構建多功能模塊的綜合導航子系統。

1 硬件電路實現

如圖1所示，單功能導航模塊硬件系統信號處理板框圖，其主要核心是兩個處理芯片，即FPGA（v4）和DSP（TI6400）。其中FPGA主要作用是作為DSP和外圍接口的橋梁及中頻信號的采樣和濾波、解調，DSP作為數據解算核心和接口控制核心。FPGA通過數據總線將前端射頻模塊處理完畢的中頻信號進行采樣、濾波等操作，再把數據存放在指定的內建存儲器上。DSP通過EMIF總線接口讀取相應的數據，并作數據解算處理和接口控制指令的執行。

CAN控制器SJA1000是Philips公司生產具有BasicCan模式（符合CAN 2.0A協議）和PeliCan模式（符合CAN2.0B協議），I/O接口為OC門，電平為5V，提供Intel和Motorola兩種尋址方式。在本文中，CAN控制器SJA1000采用Intel地址數據多路復用總線模式。主要信號線有地址數據復用線AD7～AD0，地址選通線ALE為低電平，片選線/CS，讀使能/RD，寫使能/WR。在Intel模式下讀寫SJA1000時，地址和數據是分時傳送的，地址在前，數據在后。ALE為高電平時，為地址總線周期；當ALE為低電平，/CS為低電平，/RD或/WR為低電平時，為數據總線周期。SJA1000總線讀寫周期時序如圖2.

SJA1000的數據和地址信號為分時復用的，而FPGA中不存在地址的概念，設計的關鍵就是要把SJA1000中的寄存器地址當作數據寫入。圖3為對SJA1000中寄存器的讀寫狀態機流程圖。

2 SJA1000初始化

根據設計原理，SJA1000工作在PeliCan模式下，其內部寄存器對于微控制器而言，表現為片上內存映射的外部寄存器，共128個字節。在工作模式下和復位模式下，其具有不同的內部地址定義。表1：列出了SJA1000在PeliCan模式、CAN信息采用擴展幀形式下的內部寄存器地址的分配情況。

模塊上電工作后DSP先通過FPGA對SJA1000芯片的模式寄存器（MODR）、命令寄存器（CMR）、中斷使能寄存器（IER）、時鐘分頻寄存器（CDR）、總線定時器（BTR）驗收代碼寄存器（ACR），驗收屏蔽寄存器（AMR）、輸出控制寄存器（OCR）等寄存器進行讀寫（每個寄存器的地址空間都是一個字節），對波特率、屏蔽碼、校驗碼、工作模式等進行初始化，流程圖如圖4：

MODR：將模式寄存器的0位置1進入復位模式，復位模式下將寄存器的1位和2位分別置0，CAN總線使用正常模式；將寄存器3位置1，使用單濾波模式；將模式寄存器的0位置0后，SJA1000退出復位模式，進入正常工作模式。

IER：將中斷使能寄存器的0位置，關閉當SJA1000接收緩存器“滿”時產生的接收中斷。

CMR：將命令寄存器的1位置1，停止上一個發送請求；并將2位置1，釋放接收緩沖器FXFIFO中存儲的報文。

CDR：將時鐘分頻寄存器的3位置1，關閉時鐘；將7位置1，使用Pelican模式。

ACR/AMR：驗收濾波器由驗收代碼寄存器（ACR） 和驗收屏蔽寄存器（AMR）定義。要接收的報文的位組合格式在驗收代碼寄存器中定義，相應的驗收屏蔽寄存器允許定義某些位“不相關”。本模塊使用單濾波模式，CAN報文為擴展幀，所以其過濾原理如圖5.根據協議配置ACR0，ACR1，ACR2，ACR4和AMR0，AMR1，AMR2，AMR3寄存器，來實現節點過濾總線上其它模塊的CAN報文信息。

OCR：在復位模式下將控制寄存器的0位置0，1位置1，使用正常輸出模式；

BTR：根據波特率計算公式，將總線定時器0的賦值0x31，；根據周期長度，采樣點位置和數目，將總線定時器1賦值0x1c，此時波特率位500Kbps。

3 數據的收發

CAN節點的接收程序要完成檢測CAN控制器狀態，確定接收緩沖器中有可讀取報文。讀取接收緩沖器中的數據，釋放接收緩沖器。讀取仲裁丟失捕捉寄存器，和錯誤代碼捕捉寄存器，

CAN節點的接收方式可以采用查詢方式，即按照一定周期查詢狀態寄存器（SR），當接收緩沖器中有可用報文時讀取。這種方式雖然簡單，但嚴重影響了系統的實時性。因此該模塊采用中斷方式進行接收數據，當有可用報文進入接收緩沖器后，SJA1000產生接收中斷，DSP讀取數據寄存器取報文。然后將命令寄存器（CMR）的2位置1，釋放接收緩沖器的內存空間，最后讀取仲裁隨時捕捉寄存器（ALC）和錯誤代碼捕捉寄存器（ECC）以此來釋放ALC和ECC。

CAN節點的發送程序要完成的任務為根據報文要發送的目的地址，正確配置報文標識符寄存器，準備要發送的數據，配置相應的寄存器，在SJA1000可以發送報文時啟動報文發送。其流程圖如圖7：

當DSP需要發送CAN報文時，DSP先通過FPGA讀取SJA1000的SR（狀態寄存器）的4位，以此來確定是否正在接收報文。當無可接收報文時再去查詢SR的3位，來確定上一個報文發送是否完畢。上一個報文發送完畢后DSP去查詢SR的2位，來確定發送緩存器是否被鎖定。只有發送緩存器沒有被鎖定后再將需要發送的CAN報文依次寫入TXBSR（發送緩存器）中，最后將CMR（命令寄存器）的0位置1將TXBSR中的CAN報文發送出去，CAN幀格式在本文中就不進行贅述了。

4 總結

上述內容詳細介紹了單個導航功能模塊在以CAN總線為通信基礎的綜合導航子系統中的硬件實現方式和軟件實現方式。硬件采用DSP+FPGA+SJA1000的基本配置方式，利用此種方式降低了軟件調試難度，減輕處理器運行負載，給導航功能留足充分的計算能力。軟件實現方法采用CAN2.0B、擴展幀、PeliCan模式，最大限度的提高了總線使用性能指標。

【參考文獻】

[1]李真花，崔健，等.CAN總線輕松入門與實踐.北京.北京航空航天大學出版社.

[2]唐苗，等.CAN總線技術及其在魚雷制導系統中的應用.西安.西北工業大學航海學院.2006.

[3]岳奎，劉少君，等.SJA1000內存器的VHDL語言讀寫設計與應用.廣州.計算機與數字工程.2009，10.

[4]馬麗，崔海東，等.飛機綜合導航系統淺議.漢中.科技視界.

[5]姚君，等.基于狀態機方法的CAN總線通信的FPGA實現.長春.應用天地.2015，3.

[責任編輯：朱麗娜]