基于FPGA邊緣檢測算法的設計

金大超，冷建偉

（天津理工大學 自動化學院，天津 300384）

基于FPGA邊緣檢測算法的設計

金大超，冷建偉

（天津理工大學 自動化學院，天津 300384）

在現場可編程門陣快速發展的背景下，列針對目前的數字圖像處理的數據處理量大和處理速度慢等問題，提出了一種基于FPGA的實時圖像邊緣檢測算法的實現方案，對sobel邊緣檢測在modelsim和FPGA硬件平臺上進行了綜合的仿真與驗證，獲得了相對較好的邊緣檢測效果，能夠為以后實時監控系統中的減少數據處理量和提高處理速度提供保障。

sobel；實時圖像；邊緣檢測；FPGA

邊緣檢測是圖像處理、計算機視覺中的重要內容和基礎，在衛星和軍事領域中的圖像監控、識別跟蹤的重要前提環節，是圖像識別和跟蹤的重要依據，在一些重要的領域，傳統的軟件實現方法速度較慢，丟幀現象普遍，很難滿足速度、精度的要求[1-2]。現場可編程門陣列（FPGA）由于其開發周期短、并行運算的處理能力，在圖像處理領域得到了快速發展[3]，通過FPGA的硬件邏輯電路對實時圖像的預處理可以以及圖像處理中的并行優勢提高圖像處理的速度，滿足系對圖像和數據處理的實時要求。

1 sobel邊緣檢測算法

邊緣檢測實現的基本原理就是檢測圖像的特征發生變化的位置所在，通常圖像的邊緣類型有很多種，常見的可以概括為以下的三種基本類型：第一種就是圖像的階梯型的邊緣，圖像的灰度值從低跳躍到高；第二種是圖像的屋頂型的邊緣，其圖像的灰度值從低逐漸變化到高，后在漸漸的減小；第三種是圖像的線性的邊緣，其圖像具有脈沖跳躍的灰度變化。這三種邊緣信息都有一個邊緣灰度值變化的共同特點。索貝爾算子（sobel operator）主要被我們用于邊緣檢測算法實現上，它屬于一種離散性的差分算子，通過sobel算子，可以計算出圖像亮度函數的灰度近似值，然后通過灰度值的變化來檢測到圖像的邊緣位置。由于對噪聲的平滑處理作用，能夠為圖像處理提供相對比較準確的邊緣信息[4]。在對圖像進行邊緣檢測是過程中，通過對圖像上的每一個像素點逐一的進行sobel算子，都會生成相對應的灰度矢量和法矢量。Sobel邊緣檢測算子在運算上通常要使用兩個算子，包括水平算子和垂直算子在內的兩個方向上的算子，如圖1所示。

這兩個方向算子由兩組3X3的矩陣組成，包括橫向和縱向，然后將兩個方向算子分別同平面像素做卷積，進而可以得到我們所需要的橫向和縱向的亮度差分近似值。

圖1 索貝爾算子

2 圖像處理中FPGA的優勢

圖像處理中的數據具有數據量大、要求速度高的一些基本特點，日常生活中的常規軟件系統在速度和數據量方面越發顯得吃力，而FPGA（Field Programmable Gate Array）即現場可編程門陣列，具有硬件并行處理能力和可執行流水任務方面的優勢，對速度的要求完全能夠滿足，能夠達到幾百兆赫茲的時鐘速度，適用于圖像處理領域，能夠精確快速的完成圖像處理任務[5-8]。

流水任務中每一個大的任務都會按照時序會被分割成幾個復雜程度相對的子任務，每一個子任務在流水線上的不同位置會被同時進行執行，這樣系統的整個任務的處理速度就會獲得很大的提升，從而減少數據操作等待的時間，所以可以在很大程度上提高系統資源的使用率[9-12]。

3 sobel邊緣檢測的VHDL的實現

3.1 sobel邊緣檢測的設計流程

Sobel邊緣檢測算子使用垂直算子和水平算子[7]，原理是分別用這兩個方向算子對圖像進行卷積運算，得到兩個矩陣，再求這兩個矩陣對應位置的兩個數的均方跟，得到的矩陣就是灰度圖像矩陣中各個像素點的梯度值[13-15]，然后根據我們輸入的門限值進行對比，當得到的梯度值大于輸入的門限值時，則規定該點的灰度值為255，反之則為0，sobel邊緣檢測框圖如圖2所示。

圖2 sobel算子邊緣檢測框圖

3.2 sobel邊緣檢測中3X3矩陣的產生

像素陣列的HDL實現：由于水平算子和垂直算子，我們實現卷積首先要實現3X3的像素陣列，通常應用3種方法實現：RAM存儲、FIFO存儲、Shift_RAM存儲。這里我們應用3個Shift_RAM的移位存儲來實現3X3像素陣列。調用Shift_RAM的宏定義模塊，其原理圖如圖3所示。

圖3 Shift_RAM的原理圖

這里我們定義8Bit，640個數據每行，同時寄存兩行，選擇時鐘使能端口clken，通過以下方法實現8Bit寬度的3X3像素陣列功能：首先，應該將輸入信號通過像素使能時鐘打一拍，以便同步，這樣才能保證數據與Shift_RAM輸出的數據保持同步。接著，例化并輸入所需的三行數據，在經過Shift_RAM移位存儲后，這樣就得到了row0_data、row1_data、row2_data的數據用于實現矩陣。

由于從Shift_RAM存儲的過程中消耗了一個時鐘周期，所以應該將3X3讀取使能時鐘進行一個clock時鐘的偏移，此時根據read_frame_href與read_frame_clken信號，直接讀取3X3像素陣列。得到的3X3像素陣列的modelsim仿真如圖4所示。

圖4 3X3像素陣列

由于Shift_RAM存儲過程與3X3陣列的生成個消耗一個時鐘，我們需要將行場信號、像素使能讀取信號移動2個clock時鐘，這樣就使行場、使能與數據時鐘保持一致，仿真如圖5所示。

3.3 sobel算法的HDL實現

為了實現FPGA的加速運算功能，發揮其并行流水運算的優勢，將sobel邊緣檢測算法實現具體可以分為如下幾個步驟：1）計算Gx與Gy與模板每行的乘積。2）求得3X3模板運算后的Gx與Gy，然后求得Gx2+Gy2的平方根（通過調用Altera下的LPM中的平方根IP核實現）。3）根據與外部輸入的閾值大小比較，實現邊緣檢測。最后邊緣檢測的modelsim仿真圖如圖6所示。

圖5 行場、使能與數據時序的一致

圖6 邊緣檢測的modelsim仿真

3.4 邊緣檢測算法的部分代碼展示

4 板級測試

完成了邊緣檢測模塊的HDL實現之后，將算法下載到FPGA中，在Altera cyclone IV板級平臺上測試，得到實驗數據經過邏輯分析儀，經過Matlab的轉換，得到的實驗結果如圖7，從modelsim仿真結果和板級實驗得到的圖像分析，驗證了使用FPGA能夠比較順利的完成圖像處理中的邊緣檢測任務。

圖7 邊緣檢測實驗效果圖

5 結 論

針對目前在數字圖像處理領域的速度不足等諸多問題，提出一種使用硬件邏輯電路（FPGA）芯片實現Sobel邊緣檢測具有重要的使用價值。由于現場可編程門陣列在數據并行結構和流水線結構中具有其自身的優勢，通過FPGA的特點，我們將算法的并行性進行了實現，可以大幅提高Sobel邊緣檢測速度。通過在FPGA的平臺上的驗證，FPGA的流水線和并行結構，可以使圖像處理中的大數據重復性操作，速度要求高等方面提高效率，可以達到實時要求，而且占用片上資源較少，在FPGA平臺上較好的實現了邊緣檢測算法。

[1]楊新華，寇為剛.基于FPGA的Sobel算子圖像邊緣檢測算法 [J].儀表技術與傳感器，2013，31（1）：24-30.

[2]黃智偉.王彥.FPGA系統設計與實踐[M].北京：電子工業出版社，2005.

[3]Cotte R I，Justes D R，Nanita S C，et al.Analysis of gaseous toxic industrial compounds and chemical warfare agent stimulants by atmospheric pressure ionization mass spectrometry [J]. Analyst，2006，131（4）：579-589.

[4]TSAI M Y，YOST M G，WU C F.Line profile reconstruction：validation and comparison of reconstruction methods [J]. Atmos Environ，2001，35：4791-4799.

[5]杜文萍，王靜宇，蔣立軍，等.帶通采樣在高分辨率圖像聲吶中的應用 [J].計算機工程與應用，2008（12）：228-231.

[6]夏宇聞.Verilog數字系統設計教程[M].北京：北京航空航天大學出版社，2003.

[7]端瑞玲，李慶祥，李玉和.圖像邊緣檢測方法研究綜述[J].光學技術，2005，31（3）：415-419.

[8]艾揚利，楊兵.基于FPGA的sobel算子并行計算研究[J].現代電子技術，2005，28（9）：50-51.

[9]李明，趙勛杰，毛偉民.Sobel邊緣檢測的FPGA實現[J].現代電子技術，2009（16）：23-30.

[10]官鑫，王黎，高曉蓉，王澤勇.圖像邊緣檢測Sobel算法的FPGA仿真與實現[J].現代電子技術，2009（8）：28-40.

[11]陳輝.圖像邊緣檢測技術的研究[D].哈爾濱：哈爾濱工程大學，2012.

[12]陳珂.基于典型邊緣檢測算法的數字圖像處理系統的模塊電路設計與FPGA實現[D].北京：北京交通大學，2012.

[13]鄧蕊.植物根系圖像的邊緣檢測方法的研究與實現[D].重慶：重慶大學，2015.

[14]張皓.基于FPGA的圖像處理加速器研究[D].武漢：武漢工程大學，2015.

[15]陳士豪.基于圖像處理技術分析的織物疵點檢測系統設計[D].西安：西安工程大學，2015.

Design of edge detection algorithm based on FPGA

JIN Da-chao，LENG Jian-wei
（Tianjin University of Technology Institute of Automation，Tianjin 300384，China）

In the field can be programmed gate array of rapid development under the background，in view of the current digital image processing of data processing Liang Dahe processing speed is slow problem，and put forward a realization scheme based on FPGA real time image edge detection algorithm，the Sobel edge detection in Modelsim and FPGA hardware platform of the integrated simulation and verification，relatively good edge detection effect，for real-time monitoring system to reduce the amount of data processing and improve the processing speed to provide protection.

sobel；real time image；edge detection；FPGA

TN492

：A

：1674－6236（2017）13-0159-04

2016-06-27稿件編號：201606208

金大超（1990—），男，河北唐山人，碩士。研究方向：基于FPGA的圖像采集與處理。