基于CMOS工藝的自動增益控制電路研究

梁 娟

(新疆工業職業技術學院 能源與電氣工程系，烏魯木齊 830022)

基于CMOS工藝的自動增益控制電路研究

梁 娟

(新疆工業職業技術學院 能源與電氣工程系，烏魯木齊 830022)

在無線接收機中，天線接收的信號強度往往變化很大，自動增益控制環路(automatic gain control，AGC)根據這個信號強度來動態調節控制放大器的增益，向后級基帶電路(如ADC)提供幅度恒定的信號，使得接受到的不同強度信號均能被正確接收和解調；為了達到通過識別接收機接收信號的強度動態調節放大器的增益，以實現輸出信號幅度恒定的目的，文章基于TSMC90nm CMOS工藝著重論述了針對70 MHz中頻信號的AGC電路設計過程，詳細設計了AGC各模塊電路，并從提高線性度、降低直流失調和提高穩定性等方面對電路進行了優化，主要介紹AGC芯片的版圖設計并進行了后仿，給出了整個AGC系統的工作特性和各項指標；在電路設計過程中，針對線性度、輸出信號幅度、增益控制范圍等進行改進與優化，得到符合設計指標的電路結構；最后對AGC環路的性能進行仿真驗證，得到該AGC在滿足輸出信號幅度和線性度的基礎上達到了30 dB的動態范圍，滿足了接收機系統的要求。

CMOS；自動增益控制；可變增益放大器；dB線性；1 dB壓縮點

0 引言

科學技術的發展日新月異，在過去十幾年中，以手機等無線設備終端為代表的無線通信產品的快速普及和更新換代使得我們的工作方式和生活方式都發生了巨大而深刻的變化。在無線接收機中，由于信道是非理想的且處于不斷變化中，天線從外部接收到的信號強度也是變化的。為了保證良好的接收效果，在接收機中通常使用自動增益控制，自動增益控制(AGC)系統可以用于混頻前的射頻放大級，但主要是應用于中頻放大級。本文以無線接收機為背景，設計了一款增益動態范圍為30 dB的AGC電路，論述了其基本原理和設計方法，并對其進行了仿真驗證。

1 自動增益控制電路設計方案

本文希望設計一款可以應用于70 MHz中頻的增益連續可調的放大器，這就要求我們應選擇模擬型AGC環路且3 dB帶寬包含70 MHz。接收機對本級增益動態范圍要求是大于30 dB，考慮到單級VGA實現30 dB動態范圍比較極限，并且要剔除增益誤差較大和失真嚴重的增益區間段，為保證設計裕量，應至少使用兩級VGA結構。但級聯級數也不易過多，否則會增加電路設計難度，同時帶來級間失調等問題，綜合考慮本文采用兩級級聯的吉爾伯特單元的形式。

由于后級ADC精度及動態范圍的限制，AGC輸出差分信號幅度應到達250～450 mV，同時較大的輸出信號幅度也有利于提高峰值檢測器的檢測精度，然而下混頻后的信號幅度(功率)較小，通常VGA的增益的絕對值并不是很大，甚至包含負增益，所以需要一個固定增益級(Fix Gain Amplifier)來抬高AGC的整體增益的絕對值。固定增益級同時也起到一個緩沖器(Buffer)的作用，不論是后級ADC的輸入阻抗還是測試時作為AGC負載的電路板走線和測試儀器，它們通常可以等效為一個較大的容性負載，固定增益級的加入使得整個AGC可以適用于不同的負載阻抗而不會影響VGA的頻率特性，降低了VGA的設計難度，增強了AGC的可移植性，給其它部分的設計帶來了更多裕度。

由于輸入到輸出，信號經過了兩級VGA和一個固定增益級，所以級間失調是一個很大的問題，為此本設計將在VGA中加入直流失調消除電路。整個AGC方案如圖1所示。

圖1 AGC整體結構框圖

無線接收機系統對本文所設計的中頻AGC系統的性能指標要求如表1所示。

表1 AGC系統性能要求

2 自動增益控制電路基本模塊設計

2.1 可變增益放大器(VGA)設計與仿真

兩級VGA整體電路框圖如圖2所示，控制電壓CV經增益特性控制電路產生電流IC1和IC2，控制兩級VGA的主體增益級，產生dB線性的控制特性，每級VGA包含一個共模負反饋電路和直流消除電路來穩定電路的靜態工作點并減小直流失調的影響。

圖2 兩級VGA電路框圖

圖3是不同控制電壓下兩級VGA的幅頻特性仿真，由于引入了直流失調消除電路，所以幅頻特性整體呈現一個帶通的形式，由于米勒效應的影響，不同增益下電路帶寬不同，圖中曲線從下到上對應的依次為0到1.2 V，從圖中可以看出當增益達到最大值時，電路的3 dB帶寬最小，最小帶寬為21.2～166.0 MHz。

圖3 不同控制電壓下兩級VGA的幅頻特性仿真

通常情況下，增益越大電路對失調越敏感，所以在最高增益下，我們對加入失調消除電路前后進行Monte Carlo仿真，如圖4所示。設置差分輸出端OP和ON的直流電平的差值作為隨機變量，統計100次的仿真結果，圖中“mu”代表可以隨機變量的均值，“sd”表示其標準差，標準差表征了失調電壓偏離均值(理論值為0)的程度，即失調的嚴重程度。

圖4 加入DCOC電路前后Monte Carlo仿真

由于VGA的輸入輸出阻抗和負載(接固定增益級輸入管的柵端)均為容性的，所以通常考察的是信號電壓的傳遞情況而不是功率，為了方便仿真和換算，不妨設置一個功率源作為VGA的輸入，內阻為差分100歐姆，輸出端口設置125 fF的電容負載，去模擬寄生電容的情況，對VGA進行線性度仿真。

圖5給出了電路輸入和輸出1 dB壓縮點隨控制電壓變化的情況，從圖中可以看出兩級VGA的dB線性增益范圍為-29.5～15 dB，輸入P1dB隨增益的增大先變好后變差，與上一小節的討論相符。我們以輸入P1dB最好的情況對應的增益為中心，取30 dB的增益范圍并保證dB線性良好的區域，即當0.42

繼續考察輸出P1dB的情況，由于輸入和輸出阻抗都是容性的，所以輸入、輸出P1dB的具體數值不具備參考意義，這里我們只關心它的變化情況。我們粗略地認為輸出幅度的限制等價于輸入幅度的限制乘以其對應的增益，所以輸出P1dB隨著增益的增加呈現出一種先增加后穩定的情況，我們從輸入P1dB的角度確定的增益范圍落在了輸出P1dB較高的部分，因此從輸出P1dB的角度看這個增益范圍也是合適的。輸出P1dB最差的情況對應的輸入P1dB為-16.8 dBm，對應的差分輸入幅度為65 mV，此時兩級VGA的增益為-15 dB。也就是說在我們所選取的增益區間內，兩級VGA增益為-15 dB時，輸出P1dB最小。

圖5 輸入和輸出P1dB隨增益變化情況仿真

圖中最優區域是指在滿足dB線性的條件下，選取的線性度最優的30 dB增益動態范圍。總結VGA的各項性能指標如表2所示。

表2 VGA性能參數總結

2.2 固定增益級設計與仿真

在線性度不被VGA限制的前提，固定增益級的線性度性能非常重要，對于多級結構的放大器來說，越是后級電路對線性度的要求就越高，輸出級只有采用高擺幅的電路結構，才能使得在電源電壓的條件下，輸出幅度達到450mV也不會發生嚴重失真。

為保證整個前向通路幅頻特性與VGA大致保持一致，固定增益級帶寬應高于VGA的帶寬，而后級的ADC電路是可以看作一個很大的容性負載，在保證增益的前提下做到100 MHz以上的帶寬是不容易的，這需要很小的輸出阻抗，很高的擺率和很強的帶載能力。為滿足以上這些要求，固定增益級采用如圖6結構。輸入跨導級主要用于為后級電路提供電流，電流流經反饋回路時產生輸出電壓。在圖6中，共模輸入視作VCM交流地，第二級運放輸入端虛短，則有：

VOUT=IIN+·Zf-IIN-·Zf=Gm·VIN·Zf

(1)

所以整個固定增益級的增益為：

Aυ=Gm·Zf

(2)

其中:Gm為輸入級等效跨導，它經過了線性化處理，Zf是反饋網絡的等效阻抗，所以說該電路線性度是很高的。

圖6 固定增益級電路結構

輸入跨導級采用全差分結構，能夠較好抑制共模噪聲，引入了源極負反饋，使得增益是mg的弱函數，提高了線性度，相較于偽差分結構，它噪聲性能更好，但犧牲了電壓裕度，使得線性度不能無限制提高，同時源極負反饋會降低輸入級的增益，這需要仔細地折衷考慮。

電流源作負載的差動對增益較高，要求PMOS負載的飽和電流之和與n型電流源相平衡是不現實的，需要用共模反饋來確定共模電壓。在稍后的輸出級討論中可以知道，由于驅動較大容性負載，固定增益級的輸出阻抗很小，所以采用電阻分壓器提取輸出級的輸出共模電平，與參考電平比較后生成偏置電壓反饋到輸入跨導級M3和M4的柵極是合適的，因為電阻分壓器的電阻值不需要很大就可以很容易得比輸出阻抗大的多，從而避免開環增益的降低，同時避免占據很大面積造成對襯底產生很大寄生電容。

輸出級采用電壓-電流反饋運算放大器，前饋放大器采用兩級結構以獲得較高的開環增益，從而使閉環增益穩定，提高了線性度。輸出級電路的第二級通過調節適當的偏置使其工作在A類，避免因晶體管的突然截止導致失真，采用推挽式結構以獲得較高的輸出電壓擺幅。

固定增益級的幅頻特性中，當差分負載為3 pF(后級ADC所要求的負載)時，直流增益26.12 dB，3 dB帶寬可達444 MHz。

2.3 峰值檢測器(Peak Detector)設計與仿真

AGC環路也是一種自動控制，這種“自動”有賴于對信號強度的實時檢測與判斷，有的通過檢測信號的包絡，有的通過檢測信號的功率，檢測信號強度的不同方式對應了不同的檢測機制。對于GSM信號，它的包絡不含調制信息，所以檢測信號的包絡就能反映信號強度的衰減狀況，采用包絡檢波器是最合適的；但對于CDMA、QAM等幅度調制比較嚴重的調制方式，它的包絡所含的信息很可能會進入環路產生不該有的增益調節，所以均方根檢測更加合適。平方律檢測器檢測的是信號的功率，而對數檢測器反映的是輸出信號電壓的對數。檢測方式的選擇取決于信號的調制方式和系統的應用環境。

包絡檢波是最常用的檢測方式，當信號瞬時電位增加時，電路正向導通為電容充電，而在電位減小時，電路反向截止，電容無法放電，這樣電容上的電壓就反映了信號的峰值。一個典型的峰值檢測電路如圖7所示。

圖7 峰值檢測電路

3 版圖設計和系統仿真

3.1 版圖設計考量

為保證電路失配、噪聲及寄生參數影響等盡可能小，使電路更加可靠，版圖設計應注意以下方面。

1)信號線要盡量短，優先選擇上層金屬以減少寄生電阻的影響，并根據寄生電容的影響來考慮決定金屬的寬度。重要的信號線應使用接固定點位的金屬進行隔離保護，使噪聲的電場線終止于地線而不是信號線。差分信號的走線一定要嚴格對稱，盡量減少走線的拐角。

2)在重要的模塊(如VGA輸入對管)加入Guard Ring進行保護，以避免噪聲干擾。同時大量的襯底接觸可以有效防止栓鎖效應。

3)差分晶體管應盡可能使用插指、共質心等匹配技術減小器件失配，同時應加入足夠的Dummy管，防止刻蝕和離子注入不均勻。

4)直流電壓與電流偏置要加足夠多的去耦電容，或做成RC低通濾波的形式；電源和地之間，電流鏡的共柵點等均應加入足夠去耦電容，減小噪聲和抖動的影響，遵循的原則是充分利用版圖的空隙盡可能多地添加，這也有利于最終密度的填充。

5)電源線要在整個版圖中均勻分布并盡量使用頂層較寬的金屬，使各模塊電路供電均勻，減小電源線上的壓降。版圖要用金屬鋪地，縮小版圖各點間地的電位差。

6)輸入輸出信號線應與高速PAD連接以減小PAD上寄生電容的影響。在條件允許的情況下可慮使用多個電源PAD，使供電更均勻并減小bonding線的等效電感(可看作多個電感并聯)。

7)在后仿過程中嚴格對比前仿各個節電的直流電平，保證后仿的靜態工作點和版圖的差分性能，并據此對版圖進行修改。

3.2 AGC 系統仿真

3.2.1 AGC開環特性仿真

當開關S斷開時，AGC處于開環狀態，人為改變控制電壓CV對前向通路的增益和線性度進行仿真，仿真結果如圖所示。可以看出AGC的dB線性動態范圍是-3.6～41 dB，輸入P1dB范圍是-36.7～-15.0 dBm，對應差分幅度為6.6～79.5 mV，輸出P1dB范圍是-26.7～0.68 dBm，對應差分幅度為56.9～1 331.5 mV；滿足輸出功率壓縮1 dB時對應的差分幅度大于450 mV的增益范圍是11～41 dB，即該AGC有30 dB的動態范圍滿足線性度的要求。

一般而言放大器的增益越大直流失調越嚴重，所以我們對比加入直流失調消除電路前后的前向通路在最高增益處的直流失調的情況。可以看出在未加入直流失調消除電路時，失調已經使電路無法處于正常工作的狀態了，而加入DCOC后，該AGC很好的抑制了直流失調的影響，最差情況下的輸出失調僅為58 mV。

值得注意的是，仿真中的失調主要來源與固定增益級，對于AGC本身來說，固定增益級已經是整個信號通路的最后一級，本文著重處理了VGA與固定增益級級間的失調，使其不至于造成AGC的輸出失真，而固定增益級產生的失調可以交由下級電路進行失調的消除和矯正。由于直流失調消除電路對低頻的抑制作用，整個AGC的前向通路呈現帶通的特性，當增益最高時，帶寬最小為20.8～155 MHz。

3.2.2 AGC閉環特性仿真

將圖中的開關S閉合，控制端VC懸空，AGC環路閉合。設置AGC的輸入信號0～40 μs時差分幅度為4 mV，40～80 μs差分幅度為16 mV，80～120 μs差分幅度為64 mV，觀察AGC的輸出和控制信號的變化，如圖8所示。

圖8 AGC瞬態仿真

從圖中可以看出對于不同幅度的輸入信號，AGC的輸出均能保持在差分幅度420 mV左右，從輸入信號發生跳變到輸出信號幅度穩定所需的時間大致相同為8 us左右。

為進一步觀測AGC的環路特性，設置Vref為從0到800 mV的階躍信號r(t)=Au(t)，觀察峰值檢測器輸出電平d(t)的變化，如圖9所示。從階躍響應中可以看出該系統的阻尼系數是比較合理的，在響應時間和穩定性上做了較好的折衷。

圖9 AGC階躍響應仿真

4 結論

在無線接收機系統中，自動增益控制電路(AGC)是一個非常重要的部分，它通過檢測信號強度自動的調節可變增益放大器(VGA)的增益，從而使輸出保持相對恒定，有利于對天線接收到的大動態范圍的信號進行處理。本文設計實現了一種適用于70 MHz中頻信號的自動增益控制電路，在選定了AGC的具體結構之后，給出了AGC電路的整體設計方案，對電路級設計起宏觀指導作用。

根據系統仿真中的系統指標要求逐一對具體的模塊電路進行設計，同時對AGC中的各個模塊設計做了詳細的分析與仿真。從增益、線性度、直流失調、穩定性等方面對電路做了優化。基于電路設計中得到的具體參數完成版圖繪制，總結了版圖設計中的一些關鍵點，最后提取版圖的寄生參數對AGC電路做了整體仿真，最終該AGC在滿足輸出信號幅度和線性度的基礎上達到了30 dB的動態范圍，滿足了接收機系統的要求。

[1] 周永強.無線定位系統中自動增益控制電路的設計與研究[J].現代電子技術,2016,39(23):157-160.

[2] 曹 煜,唐小宏,李晨雨.基于數模混合技術的高中頻快速AGC電路設計[J].微電子學與計算機,2016,33(1):47-51.

[3] 周三文,盧滿宏,黃建國.放大器飽和對AGC的影響分析[J].計算機測量與控制,2013,21(7):1895-1898.

[4] 張良浩,謝紅云,趙彥曉,等.采用PIN二極管反饋的射頻可變增益放大器[J].電子學報,2016,44(1):206-210.

[5] 張 艷,韓 敏.應用于低功耗模擬前端的可變增益放大器[J].電子器件,2016,39(5):1076-1081.

[6] 李懷良,庹先國,朱麗麗,等.中低頻寬動態范圍AGC放大器設計[J].電測與儀表,2013,50(2):96-99.

[7] 余國義,張 樂,崔先慧,等.用于CMOS圖像傳感器的AGC放大器設計[J].中國科技論文,2013,8(1):10-13.

[8] 李登科,時永鵬.一種基于TMS320C6414的自動增益控制技術[J].國外電子測量技術,2013,32(1):66-70.

[9] 賴小強,李雙田.數字閉環自動增益控制系統設計與實現[J].網絡新媒體技術,2013,2(3):40-45.

Research on Automatic Gain Control Circuit based on CMOS Process

Liang Juan

(Department of Energy and Electrical Engineering&XinJiang Industrial Vocational and Technical College,Urumqi 830022,China)

In the wireless receiver, antenna receiving signal strength tend to vary greatly, automatic gain control loop (Automatic Gain Control, AGC) according to the signal strength to dynamically control the gain of the amplifier, backward level baseband circuit (such as ADC) to provide a constant amplitude signal, the different intensity of

signal can be received correctly and demodulation. In order to achieve the dynamic adjustment of the amplifier strength of the signal received by the receiver gain recognition, in order to achieve the output signal amplitude is constant, this paper focuses on the TSMC90nm CMOS process for AGC circuit design process of 70 MHz intermediate frequency signal based on the detailed design of the AGC circuit of each module, and in order to improve the linearity, reduce the DC offset and improve the stability. To optimize the circuit layout design, mainly introduces the AGC chip and the imitation, and gives the characteristics and indexes of AGC system. In the circuit design process, the linearity, the output signal amplitude and the gain control range are improved and optimized. Finally, the performance of the AGC loop is verified by simulation, and the dynamic range of the AGC is achieved on the basis of the output signal amplitude and linearity, which meets the requirements of the 30 dB system.

CMOS; AGC; VGA; dB-linear; outputP1dB

2017-03-13；

2017-03-31。

梁 娟(1982-)，女，甘肅人，研究生，新疆工業職業技術學院,電氣講師，主要從事電氣自動化、電子信息方向的研究。

1671-4598(2017)07-0264-05

10.16526/j.cnki.11-4762/tp.2017.07.066

TM417

A